2022年EDA技术实验授课教案 .pdf
学习好资料欢迎下载实验一38译码器的设计与实现一、实验目的：1、通过 38 译码器的设计，掌握组合逻辑电路的设计方法；2、掌握组合逻辑电路的静态测试方法；3、初步掌握可编程器件设计的全过程。二、实验硬件要求：1、输入：用三位拨码开关代表译码器的输入A,B,C; 2、输出：用8 个 LED 指示灯代表输出；用一个数码管来显示译码的结果。3、主芯片： Altera EPF10K10LC84-4 。三、实验内容：功能要求： 将三个输入信号看作编码信号，对该三输入的逻辑信号进行译码，输出包含两个显示部分：1.选取试验箱上的任意8 个 LED 灯作为输出结果的显示判别指示，如输入信号为“ 000” ，8 个 LED 指示灯中只有表示最低位的LED 亮，而其他7 个指示灯不亮；2.用数码管直观显示译码的结果，如输入信号为“000” ，数码管显示为“0” 。编写 38 译码器的 VHDL 代码，同时完成如下步骤：保存、核查语法是否正确、选择器件编译、建立波形文件、功能仿真、设置管脚。四、实验步骤：1、分析功能要求，提出设计思路。2、保存、核查语法是否正确、选择器件编译、建立波形文件、功能仿真。3、下面介绍如何设置管脚。1)菜单 maxplus2/floorplan editor( 底层平面图编辑器) 2)assign/device 进入器件选择选项框。器件系列device family 选项框中选择flex10k ，在器件 device 中选择 EPF10K10LC84-3 ，随后点击ok。3)在 assign菜单下选择pin/location/chip 选项，出现 pin/location/chip 对话框；点击 search搜寻管脚：选择input 选项，点击list;选中 A,随后点击ok，再在此对话框中pin 中选择管脚，如选择2，点击 add 后，锁定管脚，随后按照此方法，将所有的管脚都设置好，随后进行编译，编译结果就可以下载到芯片中了。五、实验报告要求：1、 分析功能要求，提出设计思路，书写具体的步骤即实验过程中的具体连线。2、 填写下表：拨码开关（代表译码器输入）LED 指示灯（代表译码器输出）A B C LED7 LED6 LED5 LED4 LED3 LED2 LED1 LED0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 3、 画出原理模块图，画出仿真波形图。要求说明各个模块中信号的用途。精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 1 页，共 5 页 - - - - - - - - - - 学习好资料欢迎下载实验二多数表决器的设计与实现一、实验目的：1、通过多数表决器的设计，掌握组合逻辑电路的设计方法；2、掌握组合逻辑电路的静态测试方法；3、逐步掌握可编程器件设计的全过程。二、实验硬件要求：1、输入：用3 位拨码开关代表多数表决器的输入2、输出：用蜂鸣器的鸣叫表示表决器表决通过；用三个数码管显示裁判所对应的编号。3、主芯片： Altera EPF10K10LC84-4 。三、实验内容：编写多数表决器的VHDL代码，同时完成如下步骤：保存、核查语法是否正确、选择器件编译、建立波形文件、功能仿真、设置管脚。功能要求： 有三位裁判， 要求当有两个或者两个以上的裁判同意通过时，蜂鸣器开始鸣响，同时在数目管上显示出同意通过的三位裁判的编号。显示的数码管一共使用3 个，每一个数码管负责显示一个裁判的编号，当该裁判同意通过时，显示该裁判的编号，不同意通过时，显示的号码为零。技术要求：采用模块化的设计方法，有顶层原理图，有底层程序。四、实验步骤：1、分析功能要求，提出设计思路。2、保存、核查语法是否正确、建立波形文件、功能仿真。3、建立顶层原理图，管脚连接。4、选择器件，锁定管脚，编译生成下载文件。五、实验报告要求：1、分析功能要求，提出设计思路，书写具体的步骤即实验过程中的具体连线。2、填写下表：拨码开关（代表表决器输入）蜂鸣器（是否鸣响）数码管显示数值A B C Bell 数码管 1 数码管 2 数码管 3 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 3 画出原理模块图，画出仿真波形图。要求说明各个模块中信号的用途。精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 2 页，共 5 页 - - - - - - - - - - 学习好资料欢迎下载实验三任意整数模计数器的设计与实现一、实验目的：1、通过任意整数模计数器的设计，掌握时序逻辑电路的设计方法；2、掌握时序逻辑电路的静态测试方法；3、逐步掌握可编程器件设计的全过程。二、实验硬件要求：1、输入：清零信号1 个、预置信号1 个、时钟信号1 个、数据总线7 条；数码管扫描时钟信号1 个。2、输出：作为数码管输入信号7 条，数码管选通信号1 条。3、主芯片： Altera EPF10K10LC84-4 。三、实验内容：编写任意整数模计数器的VHDL 代码，同时完成如下步骤：保存、核查语法是否正确、选择器件编译、建立波形文件、功能仿真、设置管脚。功能要求： 计数器要具有如下功能：预置数， 可以装载一个初始值，从所装载的数值开始计数；清零，当系统清零信号有效时，使计数器的结果为0；任意模，程序下载到目标器件中之后，可以通过控制，使得计数器的模值随意改变；计数范围要求在1-99 之间。数码管显示，将计数器的当前计数值在两个数码管上显示。技术要求：采用模块化的设计方法，有顶层原理图，有底层程序。四、实验步骤：1、分析功能要求，提出设计思路。2、保存、核查语法是否正确、建立波形文件、功能仿真。3、建立顶层原理图，管脚连接。4、选择器件，锁定管脚，编译生成下载文件。五、实验报告要求：1、分析功能要求，提出设计思路，书写具体的步骤即实验过程中的具体连线。2、画出原理模块图，画出每个模块的仿真波形图。要求说明各个模块中信号的用途。精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 3 页，共 5 页 - - - - - - - - - - 学习好资料欢迎下载实验四数字钟的设计与实现一、实验目的：1、通过数字钟的设计与实现，掌握时序逻辑电路的设计方法；2、掌握时序逻辑电路的静态测试方法；3、逐步掌握可编程器件设计的全过程。二、实验硬件要求：1、输入：校对时分控制信号、数据信号、计时时钟信号、扫描数码管显示时钟信号灯。2、输出：作为数码管输入信号7 条，数码管选通信号3 条。3、主芯片： Altera EPF10K10LC84-4 。三、实验内容：编写任意整数模计数器的VHDL 代码，同时完成如下步骤：保存、核查语法是否正确、选择器件编译、建立波形文件、功能仿真、设置管脚。功能要求： 显示当前时间的时分秒，它们分别对应两个数码管，要求该数字电子钟具有对表和设置闹钟的功能。技术要求：采用模块化的设计方法，有顶层原理图，有底层程序。四、实验步骤：1、分析功能要求，提出设计思路。2、保存、核查语法是否正确、建立波形文件、功能仿真。3、建立顶层原理图，管脚连接。4、选择器件，锁定管脚，编译生成下载文件。五、实验报告要求：1、分析功能要求，提出设计思路，书写具体的步骤即实验过程中的具体连线。2、画出原理模块图，要求说明校对时分和设置闹钟的具体控制过程。精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 4 页，共 5 页 - - - - - - - - - - 文档编码：KDHSIBDSUFVBSUDHSIDHSIBF-SDSD587FCDCVDCJUH 欢迎下载 精美文档欢迎下载 精品资料 - - - 欢迎下载 - - - - - - - - - - - 欢迎下载 名师归纳 - - - - - - - - - -第 5 页，共 5 页 - - - - - - - - - -
