第9章 数字逻辑电路课件.ppt

第三部分第三部分 电路分析基础电路分析基础 n第第9章章 数字电路基础数字电路基础n第第10章章 组合逻辑电路组合逻辑电路n第第11章章 时序逻辑电路时序逻辑电路n第第12章章 存储器和可编程器件存储器和可编程器件n第第13章章 A/D与与D/A转换器转换器第第9章章 数字逻辑基础数字逻辑基础 数制和码制数制和码制 逻辑代数中的基本运算、基本公式和基本定理逻辑代数中的基本运算、基本公式和基本定理 逻辑函数的表示方法及其相互转换逻辑函数的表示方法及其相互转换 逻辑函数的公式化简法和卡诺图化简法逻辑函数的公式化简法和卡诺图化简法 CMOS运算电路、运算电路、TTL运算电路的构成及其外特运算电路的构成及其外特性性9.1.1 数字电路及特点数字电路及特点模拟信号：在时间上和模拟信号：在时间上和数值上连续的信号。数值上连续的信号。数字信号：在时间上和数字信号：在时间上和数值上不连续的（即离数值上不连续的（即离散的）信号。散的）信号。uu模拟信号波形模拟信号波形数字信号波形数字信号波形tt对模拟信号进行传输、对模拟信号进行传输、处理的电子线路称为处理的电子线路称为模拟电路。模拟电路。对数字信号进行传输、对数字信号进行传输、处理的电子线路称为处理的电子线路称为数字电路。数字电路。（1）工作信号是二进制的数字信号，在时间上和数值上）工作信号是二进制的数字信号，在时间上和数值上是离散的（不连续），反映在电路上就是低电平和高是离散的（不连续），反映在电路上就是低电平和高电平两种状态（即电平两种状态（即0和和1两个逻辑值）。两个逻辑值）。（2）在数字电路中，研究的主要问题是电路的逻辑功能，）在数字电路中，研究的主要问题是电路的逻辑功能，即输入信号的状态和输出信号的状态之间的逻辑关系。即输入信号的状态和输出信号的状态之间的逻辑关系。 （3）对组成数字电路的元器件的精度要求不高，只要在）对组成数字电路的元器件的精度要求不高，只要在工作时能够可靠地区分工作时能够可靠地区分0和和1两种状态即可。两种状态即可。 多位数码每一位的构成以及从低位到高位的进位规则称为进位计数制，简称进位制。9.1.2 数制与编码数制与编码 基 数：进位制的基数，就是在该进位制中可能用到的数码个数。位 权（位的权数）：在某一进位制的数中，每一位的大小都对应着该位上的数码乘上一个固定的数，这个固定的数就是这一位的权数。权数是一个幂。1、数制、数制数码为：数码为：09；基数是；基数是10。运算规律：逢十进一，即：运算规律：逢十进一，即：9110。十进制数的权展开式：十进制数的权展开式：(1)、十进制、十进制1 2 3 41101210 2 310 3410 41 2 3 4103、102、101、100称称为十进制的权。各数为十进制的权。各数位的权是位的权是10的幂。的幂。同样的数码在不同的数同样的数码在不同的数位上代表的数值不同。位上代表的数值不同。任意一个十进制数都任意一个十进制数都可以表示为各个数位可以表示为各个数位上的数码与其对应的上的数码与其对应的权的乘积之和，称权权的乘积之和，称权展开式。展开式。即：即：(1234)101103 210231014100(2)、二进制、二进制数码为：数码为：0、1；基数是；基数是2。运算规律：逢二进一，即：运算规律：逢二进一，即：1110。二进制数的权展开式：二进制数的权展开式：如：如：(101.01)2 122 0211200211 22 (5.25)10各数位的权是的幂各数位的权是的幂二进制数的权展开式为：二进制数的权展开式为：iikD2数码为：数码为：07；基数是；基数是8。运算规律：逢八进一，即：运算规律：逢八进一，即：7110。八进制数的权展开式：八进制数的权展开式：如：如：(207.04)10 282 0817800814 82 (135.0625)10(3)、八进制、八进制各数位的权是各数位的权是8 8的幂的幂八进制数的权展开式为：八进制数的权展开式为：i8kDi(4)、十六进制、十六进制数码为：数码为：09、AF；基数是；基数是16。运算规律：逢十六进一，即：运算规律：逢十六进一，即：F110。十六进制数的权展开式：十六进制数的权展开式：如：如：(D8.A)2 13161 816010 161(216.625)10各数位的权是各数位的权是1616的幂的幂十六进制数的权展开式为：十六进制数的权展开式为：i16kDi结结 论论一般地，一般地，N进制需要用到进制需要用到N个数码，基数是个数码，基数是N；运算；运算规律为逢规律为逢N进一。进一。如果一个如果一个N进制数进制数M包含位整数和位小数，即包含位整数和位小数，即 (an-1 an-2 a1 a0 a1 a2 am)2则该数的权展开式为：则该数的权展开式为：iiNkD 几几种种进进制制数数之之间间的的对对应应关关系系十进制数二进制数八进制数十六进制数012345678910111213141500000001001000110100010101100111100010011010101111001101111011110123456710111213141516170123456789ABCDEF2. 数制间的转换数制间的转换（1）二进制数转换为八进制数：）二进制数转换为八进制数： 将二进制数由小数点开始，将二进制数由小数点开始，整数部分向左，小数部分向右，每整数部分向左，小数部分向右，每3位分成一组，不够位分成一组，不够3位补位补零，则每组二进制数便是一位八进制数。零，则每组二进制数便是一位八进制数。(1)、二进制数与八进制数的相互转换、二进制数与八进制数的相互转换1 1 0 1 0 1 0 . 0 10 00 (152.2)8（2）八进制数转换为二进制数：将每位八进制数用）八进制数转换为二进制数：将每位八进制数用3位二进位二进制数表示制数表示。= 011 111 100 . 010 110(374.26)8(2)、二进制数与十六进制数的相互转换、二进制数与十六进制数的相互转换1 1 1 0 1 0 1 0 0 . 0 1 10 0 00 (1D4.6)16= 1010 1111 0100 . 0111 0110(AF4.76)16 二进制数与十六进制数的相互转换，按照每二进制数与十六进制数的相互转换，按照每4位二进制数位二进制数对应于一位十六进制数进行转换。对应于一位十六进制数进行转换。(3)、十进制数转换为二进制数、十进制数转换为二进制数采用的方法采用的方法 ：将整数部分和小数部分分别进行转换。：将整数部分和小数部分分别进行转换。 整数部整数部分采用基数连除法，小数部分采用基数连乘法。分采用基数连除法，小数部分采用基数连乘法。 2 44 余数 低位 2 22 0=K0 2 11 0=K1 2 5 1=K2 2 2 1=K3 2 1 0=K4 0 1=K5 高位 0.375 2 整数 高位 0.750 0=K1 0.750 2 1.500 1=K2 0.500 2 1.000 1=K3 低位整数部分采用基数连除法，整数部分采用基数连除法，先得到的余数为低位，后先得到的余数为低位，后得到的余数为高位。得到的余数为高位。小数部分采用基数连乘法，小数部分采用基数连乘法，先得到的整数为高位，后先得到的整数为高位，后得到的整数为低位。得到的整数为低位。所以：所以：(44.375)10(101100.011)2 用一定位数的二进制数来表示十进制数码、字母、符用一定位数的二进制数来表示十进制数码、字母、符号等信息称为编码。号等信息称为编码。 为了记忆和处理方便，在编制代码时应遵循一定的规则，为了记忆和处理方便，在编制代码时应遵循一定的规则，这些规则就是码制这些规则就是码制。 二二- -十进制代码：用十进制代码：用4 4位二进制数位二进制数b b3 3b b2 2b b1 1b b0 0来表示十进来表示十进制数中的制数中的 0 0 9 9 十个数码。简称十个数码。简称BCDBCD码。码。 2421码的权值依次为码的权值依次为2、4、2、1；余；余3码由码由8421码加码加0011得到；格雷码是一种得到；格雷码是一种循环码循环码，其特点是任何相邻的两个，其特点是任何相邻的两个码字，仅有一位代码不同，其它位相同。码字，仅有一位代码不同，其它位相同。 用四位自然二进制码中的前十个码字来表示十进制数码，用四位自然二进制码中的前十个码字来表示十进制数码，因各位的权值依次为因各位的权值依次为8、4、2、1，故称，故称8421 BCD码。码。3、码制、码制 常见的常见的BCD码码 将运算电路按照一定的规律连接起来，可以组成具有各种逻辑功能的逻辑电路。分析和设计逻辑电路的数学工具是逻辑代数（又叫布尔代数或开关代数）。逻辑代数具有3种基本运算：与运算（逻辑乘）、或运算（逻辑加）和非运算（逻辑非）。9.2.1 逻辑代数中的基本运算逻辑代数中的基本运算 1 1、与逻辑与逻辑当决定某事件的全部条件同时具备时，结果才会发生，当决定某事件的全部条件同时具备时，结果才会发生，这种因果关系叫做与逻辑。这种因果关系叫做与逻辑。2 2、或逻辑或逻辑当决定事件发生的各种条件中，只要有一个条件具备，当决定事件发生的各种条件中，只要有一个条件具备，事件就发生事件就发生，这种因果关系叫做与逻辑。，这种因果关系叫做与逻辑。3 3、非逻辑非逻辑当决定事件发生的条件满足时，事件不发生；条件不满当决定事件发生的条件满足时，事件不发生；条件不满足，事件反而发生，这种因果关系叫做与逻辑。足，事件反而发生，这种因果关系叫做与逻辑。AY 4 4、复合逻辑运算复合逻辑运算将与运算、或运算、非运算组合起来，可以构成多种复合运将与运算、或运算、非运算组合起来，可以构成多种复合运算电路。算电路。ABF 由与运算和非运算构成与非运算。由与运算和非运算构成与非运算。（1 1）与非运算与非运算由或运算和非运算构成或非运算。由或运算和非运算构成或非运算。BAF（2 2）或）或非运算非运算由与运算、或运算和非运算构成的复合运算由与运算、或运算和非运算构成的复合运算 。（3 3）与或）与或非运算非运算CDABYA、B取值不同时，输出为取值不同时，输出为1；取值相同时，输出为；取值相同时，输出为0。 。（4 4）异或）异或运算运算BABABAYA、B取值相同时，输出为取值相同时，输出为1；取值不同时，输出为；取值不同时，输出为0。 。（5 5）同或）同或运算运算ABBAYA B 9.2.2 逻辑代数的公式和定理逻辑代数的公式和定理与运算：111 001 010 000（2）基本公式）基本公式或运算：111 101 110 000非 运 算 ：10 01（1）常量之间的关系）常量之间的关系与运算：0 1 00AA AAAAAA或运算：1 11 0AA AAAAAA非运算：AA 交换律：ABBAABBA结合律：)()()()(CBACBACBACBA分配律：)()()(CABACBACABACBA反演律（摩根定律）：BABABABA .（3）常用公式）常用公式吸收律吸收律： ABABABABAA ABAA冗余律冗余律：CABABCCABAABABAA)1 (BABA)AABAA)(ABBABABA)(证明证明：证明证明：右边律）（分配律）（交换律）（互补律）左边 10CAB 1C1B BCCABCB BCCAB BCCAB-ABACAAAAAAAA)()()(（4） 逻辑代数的基本定理逻辑代数的基本定理n代入定理代入定理 -在任何一个包含在任何一个包含A的逻辑等式中，若以另外一的逻辑等式中，若以另外一个逻辑式代入式中个逻辑式代入式中A的位置，则等式依然成立。的位置，则等式依然成立。应用举例：应用举例：CBABCACBABCBBABA)()()(代入以n反演定理反演定理 -对任一逻辑式对任一逻辑式原变量反变量反变量原变量，0110YY 变换顺序变换顺序 先括号，先括号，然后乘，最后加然后乘，最后加不属于单个变量的不属于单个变量的上的反号保留不变上的反号保留不变应用举例：应用举例：EDCBAY1EDCBAY2)(1EDCBAYEDCBAY2利用反演定理可得：利用反演定理可得：n对偶定理对偶定理 -对任一逻辑式对任一逻辑式，0110YY变换顺序变换顺序 先括号，先括号，然后乘，最后加然后乘，最后加 如果两逻辑式相等，则它们的对偶式也相等。如果两逻辑式相等，则它们的对偶式也相等。应用举例：应用举例：EDCBAY1EDCBAY2它们的对偶式为它们的对偶式为 ：)(1EDCBAYEDCBAY2 通常把输入逻辑变量和输出逻辑变量之间的函数关系称为逻通常把输入逻辑变量和输出逻辑变量之间的函数关系称为逻辑函数，写作辑函数，写作Y=F(A,B,C,D)9.2.3 逻辑函数的表示方法逻辑函数的表示方法1 1、逻辑函数逻辑函数 逻辑函数有逻辑函数有5种表示形式：真值表、逻辑表达式、卡诺图、种表示形式：真值表、逻辑表达式、卡诺图、逻辑图和波形图。只要知道其中一种表示形式，就可转换为其逻辑图和波形图。只要知道其中一种表示形式，就可转换为其它几种表示形式。它几种表示形式。2 2、逻辑函数的表示方法逻辑函数的表示方法 （1 1）逻辑）逻辑真值表真值表逻辑真值表是将输入逻辑变量的所有可能取值与相应的逻辑真值表是将输入逻辑变量的所有可能取值与相应的输出变量函数值排列在一起而组成的表格。输出变量函数值排列在一起而组成的表格。 。真值表列写方法：每一个变量均有真值表列写方法：每一个变量均有0、1两种取值，两种取值，n个变量共有个变量共有2i种不同的取值，种不同的取值，将这将这2i种不同的取值按顺序（一般按二种不同的取值按顺序（一般按二进制递增规律）排列起来，同时在相应进制递增规律）排列起来，同时在相应位置上填入函数的值，便可得到逻辑函位置上填入函数的值，便可得到逻辑函数的真值表。数的真值表。例如：当例如：当A、B取值相同时，函数值取值相同时，函数值为为0；否则，函数取值为；否则，函数取值为1。 A B Y 0 0 0 1 1 0 1 1 0 1 1 0 （2 2）逻辑表达式逻辑表达式逻辑表达式：是由逻辑变量和与、或、非逻辑表达式：是由逻辑变量和与、或、非3种运算符连接起来种运算符连接起来所构成的式子。所构成的式子。表达式列写方法：将那些使函数值为表达式列写方法：将那些使函数值为1的各个状态表示成全的各个状态表示成全部变量（值为部变量（值为1的表示成原变量，值为的表示成原变量，值为0的表示成反变量）的的表示成反变量）的与项（例如与项（例如A=0、B=1时函数时函数F的值为的值为1，则对应的与项为，则对应的与项为AB）以后相加，即得到函数的与或表达式。以后相加，即得到函数的与或表达式。BABAY A B Y 0 0 0 1 1 0 1 1 0 1 1 0 （3 3）逻辑图逻辑图逻辑图：是由表逻辑图：是由表示逻辑运算的逻辑符示逻辑运算的逻辑符号所构成的图形。号所构成的图形。 Y & 1 & A B B C （4 4）波形）波形图图波形图：是由输入变量的波形图：是由输入变量的所有可能取值组合的高、低电所有可能取值组合的高、低电平及其对应的输出函数值的高、平及其对应的输出函数值的高、低电平所构成的图形。低电平所构成的图形。YY举例：举例：举重裁判电路举重裁判电路A B CY0 0 000 0 100 1 000 1 101 0 001 0 111 1 011 1 11)(CBAY 3、各种表现形式的相互转换、各种表现形式的相互转换真值表真值表 逻辑式逻辑式AB CY00000010010001111000101111011110例：奇偶判别函数的真值表例：奇偶判别函数的真值表 找出真值表中使找出真值表中使 Y=1 的输的输入变量取值组合。入变量取值组合。 每组输入变量取值对应一个每组输入变量取值对应一个乘积项，其中取值为乘积项，其中取值为1的写的写原变量，取值为原变量，取值为0的写反变的写反变量。量。 将这些变量相加即得将这些变量相加即得 Y。CABCBABCAY 真值表真值表 逻辑式逻辑式把输入变量取值的所有组合逐个代入逻辑式中求出把输入变量取值的所有组合逐个代入逻辑式中求出Y，列表列表逻辑图逻辑图 逻辑式逻辑式从输入到输出逐级写出每个图形符号对应的逻辑运算式。从输入到输出逐级写出每个图形符号对应的逻辑运算式。逻辑图逻辑图 逻辑式逻辑式用图形符号代替逻辑式中的逻辑运算符。用图形符号代替逻辑式中的逻辑运算符。例例1：列出逻辑函数列出逻辑函数Y=AB+BC+AC的真值表，并画出其逻辑图的真值表，并画出其逻辑图 解：解：（1）最小项定义）最小项定义如果一个函数的某个乘积项包含了函数的全部变量，其如果一个函数的某个乘积项包含了函数的全部变量，其中每个变量都以原变量或反变量的形式仅出现一次，中每个变量都以原变量或反变量的形式仅出现一次，则这个乘积项称为该函数的最小项。则这个乘积项称为该函数的最小项。最小项最小项 m：nm是乘积项是乘积项n包含包含n个因子个因子nn个变量均以原变量和反变量的形式在个变量均以原变量和反变量的形式在m中出现一次中出现一次4逻辑函数的最小项及其性质逻辑函数的最小项及其性质最小项举例：最小项举例：n两变量两变量A, B的最小项的最小项n三变量三变量A,B,C的最小项的最小项）（4个22ABBABABA,）（8个32ABCCABCBACBABCACBACBACBA, （2）最小项的表示方法：）最小项的表示方法：ABCmCABmCBAmCBAmBCAmCBAmCBAmCBAm76543210,下标下标i的确定方法是：把最小项中的原变量记为的确定方法是：把最小项中的原变量记为1，反变量记，反变量记为为0，当变量顺序确定后，可以按顺序排列成一个二进制数，当变量顺序确定后，可以按顺序排列成一个二进制数，则与这个二进制数相对应的十进制数，就是这个最小项的下则与这个二进制数相对应的十进制数，就是这个最小项的下标标i。（3）最小项的性质）最小项的性质n在输入变量任一取值下，有且仅有一个最小项的值为在输入变量任一取值下，有且仅有一个最小项的值为1。n全体最小项之和为全体最小项之和为1 。n任何两个最小项之积为任何两个最小项之积为0 。n两个两个相邻相邻的最小项之和可以的最小项之和可以合并合并，消去一对因子，只留，消去一对因子，只留下公共因子。下公共因子。 -相邻相邻：仅一个变量不同的最小项：仅一个变量不同的最小项 如如 BACCBABCACBABCACBA)(与（4）逻辑函数最小项之和的形式：）逻辑函数最小项之和的形式：例：例：利用公式利用公式可将任何一个函数化为可将任何一个函数化为1 AA im)7 , 3 , 2 , 1 , 0()()(73210mmmmmmABCBCACBACBACBABCAABCCBACBACBABCABCAACCBBABCAY9.2.4 逻辑函数的化简法逻辑函数的化简法n逻辑函数的最简形式逻辑函数的最简形式 最简最简与或与或式式 -包含的乘积项已经最少，每个乘积项的因包含的乘积项已经最少，每个乘积项的因子也最少，称为最简的子也最少，称为最简的与与- -或或逻辑式。逻辑式。CBACYACDCBABCY211. 逻辑函数的公式化简法逻辑函数的公式化简法 n并项法并项法n吸收法吸收法 n消去法消去法 n配项法配项法 1 AAABABAAABABABAACAABBCCAAB1 AAAAA例例9-3：化简下列逻辑函数：化简下列逻辑函数 例例9-4：化简下列逻辑函数：化简下列逻辑函数 2. 卡诺图化简法卡诺图化简法（1）卡诺图及其画法）卡诺图及其画法 n实质：将逻辑函数的最小项之和的形式以图形的方式实质：将逻辑函数的最小项之和的形式以图形的方式表示出来表示出来n以以2n个小方块分别代表个小方块分别代表 n 变量的所有最小项，并将它变量的所有最小项，并将它们排列成矩阵，而且使们排列成矩阵，而且使几何位置相邻几何位置相邻的两个最小项在的两个最小项在逻辑上也是相邻的逻辑上也是相邻的（只有一个变量不同），就得到表（只有一个变量不同），就得到表示示n变量全部最小项的卡诺图。变量全部最小项的卡诺图。 n二变量卡诺图 三变量的卡诺图n4变量的卡诺图n五变量的卡诺图注意事项注意事项：（1）变量的排列顺序为左高位、右低位；）变量的排列顺序为左高位、右低位；（2）两边的）两边的0、1是使对应最小项值为是使对应最小项值为1的变量的取值；的变量的取值；（3）最小项的编号是使该最小项值为）最小项的编号是使该最小项值为1的变量的取值所的变量的取值所对应的十进制数；对应的十进制数；（4）变量的取值按循环码排列；）变量的取值按循环码排列；（5）每一行、一列两端的最小项也具有相邻性。）每一行、一列两端的最小项也具有相邻性。（2）用卡诺图表示逻辑函数）用卡诺图表示逻辑函数1.将函数表示为最小项之和的形式将函数表示为最小项之和的形式 。2.在卡诺图上与这些最小项对应的位置上添入在卡诺图上与这些最小项对应的位置上添入1，其余，其余地方添地方添0。 imCBCBCACACBAY),( 00 01 1 1 1 00011111101ABC练习：练习：（3）用卡诺图化简函数）用卡诺图化简函数n合并最小项的原则：合并最小项的原则：两个相邻最小项可合并为一项，消去一对因子两个相邻最小项可合并为一项，消去一对因子四个排成矩形的相邻最小项可合并为一项，消去两对四个排成矩形的相邻最小项可合并为一项，消去两对因子因子八个相邻最小项可合并为一项，消去三对因子八个相邻最小项可合并为一项，消去三对因子n合并最小项的原则：合并最小项的原则：利用卡诺图化简逻辑函数的规则：如果有利用卡诺图化简逻辑函数的规则：如果有2n个最小项相个最小项相邻，且排成一个矩形组，则它们可以合并为一项，消邻，且排成一个矩形组，则它们可以合并为一项，消去去n个因子，保留公共因子。个因子，保留公共因子。两个相邻最小项可合并为一项，消去一对因子两个相邻最小项可合并为一项，消去一对因子四个排成矩形的相邻最小项可合并为一项，消去两对四个排成矩形的相邻最小项可合并为一项，消去两对因子因子八个相邻最小项可合并为一项，消去三对因子八个相邻最小项可合并为一项，消去三对因子化简步骤：化简步骤： -用卡诺图表示逻辑函数用卡诺图表示逻辑函数 -找出可合并的最小项找出可合并的最小项 -化简后的乘积项相加化简后的乘积项相加（项数最少，每项因子最少）（项数最少，每项因子最少） 卡诺图化简的原则卡诺图化简的原则n化简后的乘积项应包含函数式的所有最小项，化简后的乘积项应包含函数式的所有最小项，即覆盖图中所即覆盖图中所有的有的1。n乘积项的数目最少，乘积项的数目最少，即圈成的矩形最少即圈成的矩形最少。n每个乘积项因子最少，每个乘积项因子最少，即圈成的矩形最大即圈成的矩形最大。例例9-5：化简下列逻辑函数：化简下列逻辑函数 注意事项注意事项：（1）必须是）必须是2n个最小项排列成一个矩形组；个最小项排列成一个矩形组；（2）圈）圈1、圈、圈0均可，但圈中必须全为均可，但圈中必须全为1或或0，且必须圈完；，且必须圈完；（3）圈越大越好，越少越好；）圈越大越好，越少越好；（4）最小项可重复圈，但保证每个圈中必须有一个新的）最小项可重复圈，但保证每个圈中必须有一个新的最小项；最小项；（5）化简结果不唯一；）化简结果不唯一；（6）全体最小项的和为）全体最小项的和为1。 在有些逻辑函数中，对应于输入变量的某些取值是不在有些逻辑函数中，对应于输入变量的某些取值是不允许的或不会出现的，和这些取值相对应的最小项就是允许的或不会出现的，和这些取值相对应的最小项就是无关项（或约束项），而相应的逻辑函数称为具有约束无关项（或约束项），而相应的逻辑函数称为具有约束的逻辑函数。的逻辑函数。 （4）具有无关项的逻辑函数及其化简具有无关项的逻辑函数及其化简n带无关项逻辑函数的表示方法带无关项逻辑函数的表示方法086421514131211105 mmmmmmm:),(m)D,C,B,A(Y约束条项约束条项)(),(),(1514131211105d8642,mDCBAY也可表示为：也可表示为：n合理地利用无关项，可得更简单的化简结果。合理地利用无关项，可得更简单的化简结果。n加入（或去掉）无关项，应使化简后的项数最少，每项因加入（或去掉）无关项，应使化简后的项数最少，每项因子最少子最少 从卡诺图上直观地看，加入无关项的目的是为矩形圈最大，从卡诺图上直观地看，加入无关项的目的是为矩形圈最大，矩形组合数最少。矩形组合数最少。例例9-6：化简下列逻辑函数：化简下列逻辑函数 9.3.1 二极管及三极管的开关特性二极管及三极管的开关特性 高电平：高电平：VIH=VCC低电平：低电平：VIL=0 nVI=VIH D截止，截止，VO=VOH=VCCnVI=VIL D导通，导通，VO=VOL=0.7V1. 二极管的开关特性二极管的开关特性 2. 三极管的开关特性三极管的开关特性 三极管的开关等效电路三极管的开关等效电路控控制制的的开开关关。间间相相当当于于一一个个受受管管所所以以导导通通当当截截止止当当则则：只只要要因因为为IOLOGSIHIDDOHOGSILIOFFDONONOFFVSDMOSVVTthVVVVVVTthVVVRRRKRR 0)()(,1,1093. MOS管的开关特性管的开关特性等效电路等效电路9.3.2 CMOS门电路门电路1. CMOS反相器反相器PthGSNthGSVV)()(PthGSNthGSDDVVV)()( 假设：假设： 当当 0 时，时，T1导通，导通，导通内阻很低，导通内阻很低，T2截止，导通截止，导通内阻很高。因此输出为高电平。内阻很高。因此输出为高电平。 ILIVV 当当 时，时，T2导通，导通内阻很低，导通，导通内阻很低，T1截截止，导通内阻很高。因此输出止，导通内阻很高。因此输出为低电平。为低电平。 DDIHIVVV 静态情况下静态情况下T1 和和T2总是一个总是一个导通，一个截止，因此静态功导通，一个截止，因此静态功耗很小。耗很小。 电压传输特性电压传输特性2. CMOS与非门与非门A BY0 010 111 011 10 3. CMOS或非门或非门 A BY0 010 101 001 10之之间间为为低低电电阻阻至至少少一一个个导导通通和和在在所所以以导导通通导导通通时时当当相相当当于于断断开开均均截截止止、则则则则只只要要当当设设OIDDIDDIPthGSNthGSDDIDDIDDIILDDIHVVTTVVTVVVTVVVVVCCTTVVCCVVV 212)(1)(21,0.,0 ,0,0,1)2(,0,1,0)1(0,4. CMOS传输门传输门 5. CMOS三态门三态门 三态门的用途三态门的用途6. 漏极开路的门电路（漏极开路的门电路（OD门）门）1.可以将输出并联使用，实现线与或用作电平转换。可以将输出并联使用，实现线与或用作电平转换。2. 使用时需要外接使用时需要外接R和和VDD,且且VDD可以不等于可以不等于OD门的门的VDD。OD门的应用门的应用7. CMOS门电路的正确使用门电路的正确使用 （1）电源）电源 CMOS门电路的工作电压范围较宽，有些门电路的工作电压范围较宽，有些CMOS芯片可芯片可在在318V的范围内正常工作。电源的极性不能接反，否则会的范围内正常工作。电源的极性不能接反，否则会烧毁芯片。烧毁芯片。（2）多余输入端的处理）多余输入端的处理 因因CMOS门电路的输入阻抗极高，因此，门电路的输入阻抗极高，因此，CMOS门电路门电路多余的输入端不能悬空，以免感应较高的电压，通常可参照多余的输入端不能悬空，以免感应较高的电压，通常可参照以下原则进行处理：以下原则进行处理： 与门、与非门的多余输入端可以直接接电源与门、与非门的多余输入端可以直接接电源VCC，或通，或通过一个电阻接过一个电阻接VCC； 或门、或非门的多余输入端接地；或门、或非门的多余输入端接地； 可将多余的输入端与使用的输入端并联。可将多余的输入端与使用的输入端并联。9.3.3 TTL门电路门电路VVPNVVVVVVONILIHCC7020435.结导通压降)()(.1020YVVAVVVOHOILI)()(.0143YVVAVVVOLOIHI1. TTL反相器反相器 2. TTL与非门与非门 输入信号不全为输入信号不全为1：如如uA=0.2V， uB=3.4V则则uB1=0.2+0.7=0.9V，T2、T5截止，截止，T4导通，输出导通，输出Y为为高电平高电平1。输入信号全为输入信号全为1：如：如uA= uB=3.4V则则uB1=0.2+0.7=0.9V，T2、T5导通，导通，T4截止，输出截止，输出Y为低为低电平电平0。3. 或非门或非门OHOOLOVVTTBAVVTTBATT导导通通截截止止，才才有有同同为为、只只有有截截止止导导通通，均均使使任任何何一一个个为为、所所以以的的输输出出并并联联和和因因为为路路两两个个完完全全一一样样的的输输入入电电454522014. TTL门的正确使用门的正确使用 （1）电源）电源TTL集成电路对电源精度和稳定度的要求比较严格，一集成电路对电源精度和稳定度的要求比较严格，一般芯片要求电源电压限制在般芯片要求电源电压限制在5V0.5V或或5V0.25V以内。以内。尤其应注意的是电源的极性不能接反，否则会烧毁芯片。尤其应注意的是电源的极性不能接反，否则会烧毁芯片。（2）多余输入端的处理）多余输入端的处理多余的输入端可以根据具体情况接高电平多余的输入端可以根据具体情况接高电平VDD（与门、（与门、与非门），或者接低电平（或门、或非门），或者与使与非门），或者接低电平（或门、或非门），或者与使用的输入端并联。用的输入端并联。本章结束本章结束