2022年FPGA的DES加密系统设计方案与实现.docx

精品学习资源基于 FPGA 的 DES 加密系统设计与实现摘要随着信息技术的进展，运算机应用渗透到社会生活的各个领域，特别是军事的应用， 使人们对信息的依靠程度越来越高，因而信息安全技术显得特别重要；加密作为信息安全中一个最为有力的武器，正在发挥着重要的作用；DES Data Encryption Standard加密算法在成为加密标准到今日，经受了长期的考查；实践证明 DES 算法的安全性是能够中意大部分的安全要求的；接受软件方式实现的DES 算法会在很大程度上占用系统资源，造成系统性能的严肃下降，而DES 算法本身并没有大量的复杂数学运算，在加/解密过程和密钥生成过程中仅有规律运算和查表运算，因而，无论是从系统性能仍是加/解密速度的角度来看，接受硬件实现都是一个理想的方案；随着微电子技术的进展，可编程规律器件由早期的只读存贮器PROM 进展到今日特别流行并广泛应用的现场可编程门阵列FPGA ； FPGA 具有体系结构和规律单元灵敏，集成度高以及有用范畴宽等特点，可以实现较大规模的电路，编程也很灵敏，而且设计开发周期短，设计制造成本低，开发工具先进，标准产品无需测试，质量稳固以及可实时在线检验等优点，因此被广泛应用于产品的原型设计和产品生产；所以，应用FPGA 来设计和实现 DES 加密算法具有特别重要的现实意义和宽敞的应用前景；本文设计实现了一种基于FPGA 的 DES 加密系统；概括起来，本文主要完成了以下几方面的主要工作:1:完成了 DES 加密系统的整体设计；整个系统包括DES 加密核心模块， UART 通信接口模块和 BLOCKRAM储备模块；2:以 EITS2003 开发板为硬件开发平台，ISEwebpack 为开发软件，用Verilog 硬件描述语言设计并且实现了三大模块的详细功能及整体连接；3:用 PC，串口调试工具， UART通信接口和 EITS2003 开发板测试并验证了整个系统的功能；4:探讨了 DES 加密系统在军事通信总站内的应用；关键字 :DES, FPGA, Verilog, UART, B1ockRAM,数据加密ABSTRACTWiththe developmentofinformationtechnology,theapplicationofcomputerhas come intosocialanyfield.Especiallyinmilitaryfield,peoplerelyoninformationmore seriously.Soinformation security becomes very important.Encryption as a sort of power weapon is widely usedin the field of information security.DESData Encryption Standard encryption arithmetic has stood the long test from when itbecame the encryption standard to now. It is proved by much practice that the security of the DESencryption can satisfy the voluminous need of security.Implementing the DES arithmetic bysoftware will engross much system resource and make the system function decline. But the DESarithmetic has not much and complex mathematics count and only has logic operation and look-up-table operation.So,thinking from the point of system function and speed of encryption anddecryption,implementing the DES arithmetic by hardware is an ideal project.With the development of micro-electronictechnology,theprogrammable logic devicedevelop from earlier ROM to very popular and extensive applied FPGAField Programmable GateArray today.TheFPGAhasthecharacteristicofflexiblesystemstructureandlogic欢迎下载精品学习资源unit,highIntegrationandwideapplication.Especially,theFPGAcan carryout the more large- scalecircuit,programmedflexibly.Whentheengineers use the FPGAtodesignand develop theproduct,the time is short,the cost is low,the tool is advanced,the standard product don't need totest,the quality is steady and the product can be inspected on line.So,the FPGA is widely used todesign and make product.Therefore,usingthe FPGAtodesignand implementthe DESencryptionarithmeticis veryimportant and it will be widely used in much field.The main contributions of the paper are asfollow:1:Completed the whole design of the DES encryption system .The whole system includestheDESencryptioncoremodule,heUARTcommunicationinterfacemoduleandBlock RAMmemory module.2: Used the Verilog hardware design language to design and implement the function and thewhole connection of the three modules by the EITS2003 as the hardware development flat roofand the ISEwebpack as the software development tool.3: Used the PC,SCOMAssistant,the UART communication interface and the EITS2003development plat roof to test and rerify the function of the whole system.4: Discussed the application of the DES encryption system in the military communicationstation.Key words:DES,FPGA, Verilog, UART, BIockRAM ， Data Encryption摘要 .工ABSTRACT .工工第一章绪论 .11. 1 DES 的基本概念及特点. .11. 2 基于 FPGA 的 DES 加密系统的争论背景，意义，及应用前景 .11. 2. 1 DES 加密系统现状及进展 . .11. 2. 2 PLD 进展过程 . .11. 3 本文主要工作及章节支配21. 3. 1 本文主要工作 . . 21.3.2 章节支配 . 2本章小结 . 3第二章DES加密算法 原 理及系统开发环境. 42. 1 DES 加密算法原理 . 42. 1. 1 DES 加密算法原理简介. 42. 1. 2 初始序列变换 IP. 52. 1. 3 加密函数 f. . 62. 1. 4 子密钥生成 . . 92. 2 系统开发环境 . . 112. 2. 1 硬件开发平台 E 工 TS2003 112. 2. 2 软件开发工具 ISE WebPack. 122. 2. 3 硬件描述语言 Verilog HDL . . 13本章小结 . 15第三章 DES 加密系统设计与实现 . 16欢迎下载精品学习资源3. 1 DES 加密系统设计方案.163. 1. 1 DES 加密核心设计方案.163. 1. 2 通信接口设计方案 .173. 1.3 BlockRAM储备模块设计方案. .183. 1. 4 系统设计实现的功能 . . 183. 2 DES 加密系统的实现 . 193. 2. 1 DES 加密核心模块的实现 . . .193. 2. 2UART 通信接口模块的实现 . .213.2.3 B1ockRAM储备模块的实现3. 2. 4 DES 加密系统整体设计结果. . .22. . 25本章小结 . . 31第四章性能分析与功能验证. .324. 1 性能分析 . . 324. 1. 1 DES 加密核心的性能分析 . . 324. 1. 2 整体性能分析 . .324. 2 功能验证 . .334. 2. 1 基于 ModelSim 仿真的功能验证 . 334. 2. 2 实际硬件验证 . . 34本章小结 . 36第五章 DES 加密系统在军事通信总站内的应用.375. 1 DES 加密系统在军事通信总站内的应用背景375. 2 军事通信总站用户服务呼叫中心系统结构.375. 3 DES 加密系统在军事通信总站用户服务呼叫系统中的应用 39本章小结 40终止语 41参考文献 42致谢 42第一章绪论1.1DES 的基本概念及特点数 据 加 密 标 准 DataEncryptionStandard,DES 1 ， 作 为ANSI的 数 据 加 密 算 法DataEncryption Algorithm ,DEA和 IS0 的 DEA-1 ，成为一个世界范畴内的标准己经20 多年了；尽管它带有过去时代的特点，但它很好地抗住了多年的密码分析，除可能的最强有力的敌手外，对其他的攻击仍然是安全的；DES 是一个分组加密算法，它以64 位为分组对数据加密；64 位一组的明文从算法的一端输入， 64 位的密文从另一端输出；DES 是一个对称算法: 加密和解密用的是同一种算法；密钥的长度为56 位； 密钥通常表示为64 的数，但每个第8 位都用作奇偶校验，可以忽视； 密钥可以是任意的56 为的数，且可在任意的时候转变；其中极少量的数被认为是弱密钥，但能简洁地躲开它们；全部的保密性依靠于密钥；21. 2 基于 FPGA 的 DES 加密系统的争论背景，意义，及应用前景1.2.1 DES 加密系统现状及进展随着信息技术的进展，运算机应用渗透到社会生活的各个领域，特别是在军事中的应用，使人们对信息的依靠程度越来越大，从而使信息安全技术显得特别重要；从技术角度讲，网络安全除了依靠安全的网络通信协议及应用协议外，更多地取决于网络设备如交换欢迎下载精品学习资源机、路由器、网桥等所供应的加/ 解密功能；目前，基于DES 算法的加 /解密硬件广泛地应用于军事，卫星通信、网关服务器、机顶盒、视频传输以及其它大量的数据传输业务中；DES Data EncryptionStandard加密技术是一种常用的对称加密技术，该技术算法公开，加密强度大，运算速度快，在各行业甚至军事领域得到广泛的应用；DES 算法从 1977 年公布到现在已有将近30 年的历史，虽然有些人对它的加密强度持怀疑态度，但现在仍没有发现有用的破译DES 的方法；并且在应用中，人们不断提出新的方法增强DES 算法的加密强度，如 3 重 DES 算法、带有交换 S 盒的 DES 算法等 .因此 DES 算法在信息安全领域仍有广泛地应用；接受软件方式实现的DES 算法会在很大程度上占用系统资源，造成系统性能的严肃下降，而 DES 算法本身并没有大量的复杂数学运算（如乘、带进位的加、模等运算）3 ，在加/解密过程和密钥生成过程中仅有规律运算和查表运算，因而，无论是从系统性能仍是加/解密速度的角度来看，接受硬件实现都是一个理想的方案；1.2. 2 PLD 进展过程当今社会是数字化的社会，是数字集成电路广泛应用的社会；信息高速大路，多媒体电脑，移动电话系统，数字电视，各种自动化设备以及我们日常的一些小制作都要用到数字集成电路；随着科学技术的进展，数字集成电路本身也在不断地进行更新换代.它由早期的电子管，晶体管，小规模集成电路，中规模集成电路，大规模集成电路，进展到超大规模集成电路以及许多具有特定功能的专用集成电路；但是，随着微电子技术的进展，设计与制造集成电路的任务己不完全由半导体厂商来独立承担；系统设计们更愿意自己设计专用集成电路 ASIC 芯片，而且期望ASIC 的设计周期尽可能短，最好在试验室就能设计出合适的 ASIC 芯片，并且马上投入实际应用之中，因而显现了现场可编程规律器件FPLD, 其中应用最广泛的当属现场可编程门阵列FPGA 和复杂可编程规律器件CPLD 4 ；早期的可编程规律器件只有可编程只读存贮器（ROM ） ,紫外线可擦除只读存贮器EPROM和电可擦除只读存贮器EEPROM ；其后，显现了一类结构上稍复杂的可编程芯片，即可编程规律器件 PLD ，它能够完成各种数字规律功能；这一阶段的产品主要有PAL 可编程规律阵列 和 GAL 通用阵列规律 ；这些早期的PLD 器件的一个共同特点是可以实现速度特性较好的规律功能，但其过于简洁的结构也使他们只能实现规模较小的电路；而FPGA和 CPLD 就都具有体系结构和规律单元灵敏，集成度高以及有用范畴宽等特点；他们可以实现较大规模的电路，编程也很灵敏，而且有具有设计开发周期短，设计制造成本低，开 发工具先进，标准产品无需测试，质量稳固以及可实时在线检验等优点，因此被广泛应用于产品的原型设计和产品生产；几乎全部应用门阵列，PLD 和中小规模通用数字集成电路的场合均可应用FPGA 和 CPLD 器件； FPGA 芯片及其开发系统问世不久，就受到世界范畴内电子工程设计人员的广泛关注和普遍欢迎；综上所述，应用 FPGA 来设计和实现 DES 加密系统具有特别重要的现实意义和宽敞的应用前景；1.3 本文主要工作及章节支配1.3.1 本文主要工作本文争论的主要内容就是应用FPGA 来设计和实现DES 加密系统 .详细完成了以下三方面的工作 :I: 完成了 DES 加密系统的整体设计；整个系统包括DES 加密核心模块， UART 通信接口模块和 BLOCKRAM储备模块；2:以 EITS2003 开发板为硬件开发平台，ISEwebpack 为开发软件，用Verilog 硬件描述语言设计并且实现了三大模块的详细功能及整体连接；3:用 PC，串口调试工具，UART 通信接口和 EITS2003 开发板测试并验证了整个系统欢迎下载精品学习资源的功能；1.3.2 章节支配全文共分五章，各章内容支配如下:第一章介绍了 DES 加密系统的争论背景，现状，意义及应用前景；其次章介绍了 DES 加密算法原理以及系统的开发环境；第三章介绍了DES 加密系统的设计与实现；整个系统由三大模块组成:DES 加密核心，UART 通信接口模块和 BLOCKRAM储备模块；第四章对系统进行了性能分析并对系统进行了功能验证；第五章介绍了 DES 加密系统在军事通信总站内的应用方案；本章小结本章第一介绍了 DES 的基本概念及特点，然后表达了DES 加密系统的争论背景， 现状，意义及应用前景；本章的最终给出了本文的主要争论工作及各章节的支配；其次章 DES 加密算法原理及系统开发环境2.1 DES 加密算法原理2. 1. 1 DES 加密算法原理简介DES 运算的明文 加密前数据 和加密密钥都是64 位的，将原始数据经过初始的置换，然后与子密钥 由加密密钥产生经过一系列迭代运算，最终再经过逆置换，即可到密文加密后数据 ；解密过程与此类似；分组密码是将明文消息编码表示后的数字序列X1，欢迎下载精品学习资源X2， Xi. 划分成长为 m 的组 X =（X 0. X 1.X m1 ），各组（长为m 的矢量）分别在密欢迎下载精品学习资源欢迎下载精品学习资源钥 K =（ K ）的把握下变换成等长度的输出数字序列（Yy0 y yn）（长为n 的矢1欢迎下载精品学习资源欢迎下载精品学习资源1量），其加密函数KEV n × K ， V n 是 n 维矢量空间；K为密钥空间，欢迎下载精品学习资源如图 1 所示， DES 算法是 64 位明文由一个初始序列变换IP 开头，经过 16 轮的加密运算，再通过初始序列变换的逆变换IIP 得到所需的密文；在每一轮中，数列块的右边32位数据和密钥 KEY 一起传送给函数 f，函数 f 运算的结果再和数列块左边32 位数据进行异或操作；其中S 盒选择函数 是 DES 算法的心脏，靠它实现非线性变换5 ；欢迎下载精品学习资源2. 1. 2 初始序列变换 IP如表 1 所示 :表 2-1 IPIP 运算可以描述为将原数据序列中第58 位作为新序列中的第1 位，原序列中的第50位作为新序列中的第2 位，其他位也都同样地进行序列变换，最终一位数据是原序列的第7 位6 ；图 1 中的详细运算如以下算式（1），（ 2），（ 3）所示：L=R 1 R=L fR,K欢迎下载精品学习资源Kn =KSn,KEY2Ln=Rn-1Rn=Ln-1 fR,K n3初始序列变换的逆运算IIP 如表 2 所示：表 2-2 IP序列变换的过程和IP 类似；2.1.3 加密函数 f加密函数 f 的运算框图如图 2 所示 7 ；欢迎下载精品学习资源图 2-2 加密函数 f 的运算框图E 运算是一个函数，它将32 位输入数据扩充为48 位的数据块作为输出；ER 的前三位在 R 中的位置分别是32, 1 和 2，而 ER 中的最终两位就分别是R 中是第 32 和 1 位；表 2-3 E 变换表每个单独的选择函数S1 ， S2. . ， S8，将 6 位数据块作为输入，并且产生4 位数据块作为输出，选择函数S，依据下表进行运算；表 2-4 选择函数 S1假设 S1 是如上表定义的选择函数，B 是输入的 6 位数据块，那么S1（B ）定义如下:B 的第 1 和 6 位构成 03 的一个数，设它为i； B 的中间 4 位代表 015 的一个数，设它为 j；在上表中查询第i 行，第 j 列的那个数；比如，输入6 位数据为 011011，行是 01，表示第 1 行，列由 1101 定义，表示第 13 列；第 l 行第 13 列的数是 5,那么输出就 0101选择函数 S1 ，S2. .， S8 分别如下所示；欢迎下载精品学习资源欢迎下载精品学习资源表 2-5 选择函数 S欢迎下载精品学习资源图 2-2 中的 P 运算如下表所示 :表 2-6 P 运算2.1.4 子密钥生成图 2-3 子密钥生成第一， 64 位的密钥 KEY 通过阵列选择变换操作 PC-1，成为 48 位数据；这 48 位数据又被分成两个部分，第 1 部分为 C0，第 2 部分为 D0；假如 KEY 的数据从 1 到 64 进行标号，那么 C0 就分别是 KEY 的 57, 49, 41, ， 44 和 36 位， 同样地， D0 分别是 KEY 的 63, 55, 47,， 12 和 4 位；欢迎下载精品学习资源表 2-7 PC-1C0和 D0 定义后，再接着定义 Cn 和 Dn 如何从 Cn-1:和 Dn-1得到，n=1,2, ,16；这是依据表 7 的每个数据块的左移运算完成的；表 2-8 左移表比如， C3 和 D3 分别由 C2 和 D2通过左移两位得到， C16和 D16分别由 C15 和 Dl5 左移位得到；为了得到子密钥， Cn 和 Dn 需经过阵列选择变换 PC-2 的运算8 a；PC-2 如下:欢迎下载精品学习资源欢迎下载精品学习资源2.2 系统开发环境表 2-9 PC-2DES 算法的原理和整个过程如上所述；欢迎下载精品学习资源2. 2.1 硬件开发平台 EITS2003EITS2003 是多用途 EDA 电子设计自动化 开发试验平台，核心器件是Xilinx 公司的 Spartan-IIE 系列的 FPGA 芯片，可选型号的门阵列规模从5 万门到 30 万门不等.Spartan一 IIE 基于先进的 Virtex-E FPGA 架构，专为价格敏捷的消费类电子设计，具有强大的功能，可能达到与ASIC 相比拟的系统级集成度 9；平台在设计中兼顾了试验与科研开发的需要，在供应了大量可用IO 同时，接受核心芯片“嵌入式”的架构，使得可以在Spartan-IIE 多种型号间自由选择所需的目标芯片；这种主芯片嵌入式结构，连同平台设计中接受的其他耐用性措施，使得平台具有灵敏的使用方式，长期的使用寿命和低廉的爱护费用；EITS2003 试验平台在 FPGA 四周供应了丰富的资源 :有串口， PS/2 接口， VGA 接口， LED 和七段数码显示管，拨码开关和按钮， AT89S52 单片机， SRAM, 12C, A/D, D/A 转换，扬声器，电源，时钟晶振等 10；EITS2003 的用户可以在 PC 机上通过并口对 FPGA 进行配置，也可以使用板上的单片机协作 EEPROM 来配置 FPGA；EITS2003 的性能与特点 :* 可编程规律器件 XilinxSpartan-IIE 系列 FPGA-XC2S100E,PQ208 封装， 10万门，其他兼容可选的FPGA 规模从 5 万门到 30 万门不等；* 板载晶体震荡器， 50MHz 频率，可选购晶振频率从 l0MHz 到 100MHz:* 六个按钮和一个八路拨码开关，可用作通用地规律输入；* 八个 LED 和四个七段数码管，可用来显示FPGA 和单片机的输出信息；* 标准 RS232 接口，可便利的连接 PC 及其他工业设备；* 标准 PS/2 接口，用来外联键盘或鼠标，扩展输入设备；* 标准 VGA 接口，可显示 64 种颜色；* 集成 Xilinx PBI 型并口下载接口，答应 PC机下载配置文件；欢迎下载精品学习资源*ADC 电路，把 FPGA 的数字信号转换成模拟信号输出；* 板载 Atmel S 系列的 AT89S52 单片机，可减轻 FPGA 编程负担，也可独立进行单片机试验， AT89S52不需要编程器，在线可编程；*I2C EERPROM-24C256，供应另一种通用储备方式；* 恒定直流供电，分为 5V, 3. 3V, 1.8V o实物图如下 :图 2-4 EITS2003 试验开发板2. 2. 2 软件开发工具 ISE WebPackEITS2003 选用的软件是 Xilinx 公司供应的 ISE5.2 WebPack，加上协作 ISE 使用的 ModelSim Xilinx EditionMXE5.6E 11；WebPack是基于 Xilinx 工 SE 的一个软件套件，供应了原理图输入，综合，布局布线，编程下载等功能；在仿真方面， Mentor 公司的 Model Technology为 Xilinx ISE 特地定制 T 一个 Xilinx 版本的 ModelSim，称为 ModelSim Xilinx EditionMXE ； MXE 可以用来做规律仿真 前仿真 ，也可以做精确的布局布线后仿真 后仿真；协作 MXE 的仿真， ISE WebPack供应 T 基于 GUI 的 TestBench生成工具， 便利直观的生成用户想要的测试模块；下面是 WebPack结合 MXE 的典型设计流程 :欢迎下载精品学习资源图 2-5 WebPack典型设计流程1:依据设计思路进行规律输入，可以选择的有:使用 ECS 进行原理图输入，使用Design Entry 进行硬件描述语言输入 VHDL,Ver i logHDL,ABEL ， 使用StateCAD 进行状态机转换图的输入；2:使用 MXE 进行功能仿真，仿真时可以自己单步把握规律量的变化，也可以用语言写一个 TestBench来进行仿真，仍可以使用 WebPack中供应的 TestBench生成工具 HDLBencher来用图形化的界面生成一个 TestBencho3:使用 Xilinx ISE WebPack 中集成的 XST 综合工具进行规律综合；4:在布局布线这个步骤中，对 FPGA 来说，有四个步骤 :1) Translate一说明设计，执行规章检查；2) Map 一对不同的目标器件来运算和支配资源；3) Place and Route一对可配置规律块进行布局，使用布线资源.4) Configure 一生成可以下载编程的Bit 流文件；5:在布局布线后，也可以使用与功能仿真相同的TestBench来对设计进行仿真， 这称为后仿真；后仿真结合了布局布线的因素，可以精确的反映下载后芯片内部的执行情形，可以观测规律变量的推迟情形，毛刺，冒险竞争等；6:使用 WebPack集成的 IMPACT 工具进行下载芯片；2. 2. 3 硬件描述语言 Yerilog IiDL硬件描述语言HDL 是一种用形式化方法描述数字电路和系统的语言；利用这种语言，数字电路系统的设计可以从上层到下层从抽象到详细 逐层描述自己的设计思想，用一系欢迎下载精品学习资源列分层次的模块来表示极其复杂的数字系统；然后，利用电子设计自动化EDA 工具，逐层进行仿真验证，再把其中需要变为实际电路的模块组合，经过自动综合工具转换到门级电路网表；接下去，再用专用集成电路ASIC 或现场可编程门阵列FPGA 自动布局布线工具，把网表转换为要实现的详细电路布线结构12；硬件描述语言 HDL 的进展至今己有20 多年的历史，并成功地应用于设计的各个阶段:建模、仿真、验证和综合等；到20 世纪 80 岁月，已显现了上百种硬件描述语言，对设计自动化曾起到了极大的促进和推动作用；但是，这些语言一般各自面对特定的设计领域和层次，而且众多的语言使用户无所适从；因此，急需一种面对设计的多领域、多层次并得到普遍认同的标准硬件描述语言；20 世纪 80 岁月后期， VHDL和 Verilog HDL语言适应了这种趋势的要求，先后成为IEEE 标准；Verilog.HDL是一种应用广泛的硬件描述语言，可以用于从算法级，门级到开关级的多种抽象层次的数字系统设计；Verilog HDL是在 1983 年，由 GDA Gateway Design Automation公司的 PhilMoorby 首创的； Phil Moorby 后来成为 Verilog-XL的主要设计者和 Cadence 公司的第一合伙人；在19841985 年， Phil Moorby 设计出 T 第一个名为 Verilog-XL 的仿真器； 1986 年，他对Verilog HDL的进展又作出了另一个巨大的贡献:提出了用于快速门级仿真的XL 算法；随着 Verilog-XL 算法的成功， Verilog HDL 语言得到快速进展； 1989 年， Cadence公司收购 GDA 公司， Verilog HDL 语言成为 Cadence 公司的私有财产； 1990 年， Cadence公司准备公开 Verilog HDL 语言，于是成立了 OVI Open V erilog International 组织，负责促进Verilog HDL语言的进展；基于Verilog HDL的优越性， IEEE 于 1995 年制定了 Verilog HDL 的 IEEE 标准，即 Verilog HDL 1364-1995 ； 2001 年发布了 Verilog HDL1364-2001标准；在这个标准中，加入了Verilog HDL-A标准，使 Verilog 有了模拟设计描述的才能；从语法结构上看， Verilog HDL语言与 C 语言有许多相像之处，并继承和借鉴了C 语言的多种操作符和语法结构；下面列出的是Verilog HDL硬件描述语言的一些主要特点:能形式化地表示电路的结构和行为；借用高级语言的结构和语句，例如条件语句，赋值语句和循环语句等，在Verilog HDL 中都可以使用，既简化了电路的描述，又便利了设计人员的学习和使用；能够在多个层次上对所设计的系统加以描述，从开关级，门级，寄存器级到功能级和系统级，都可以描述；设计的规模可以是任意的，语言不对设计的规模施家任何限制；Verilog HDL具有混合建模的才能，即在一个设计中各个模块可以在不同设计层次上建模和描述；基本规律门，例如and, or 和 nand 等都内置在语言中；开关级结构模型，例如pmos 和 nmos 等也被内置在语言中，用户可以直接调用；用户定义原语创建的灵敏性；用户定义的原语既可以是组合规律原语，也可以是时序规律原语；Verilog HDL仍具有内置规律函数；Verilo