2022年多核高速并行数字信处理板设计方案及应用v.docx

精品学习资源多核高速并行数字信号处理板设计及应用摘要随着 DSP芯片生产制造技术的日益进展，基于多核的高性能DSP在通信与信息系统、信号与信息处理、自动掌握、雷达、军事、航空航天、医疗、家用电器等很多领域获得越来越多的应用；本文将介绍基于4片ADSP-TS201的高速并行数字信号处理板的软硬件设计及在某雷达相参处理设备中的应用；关键词 高速 DSP；TS201；并行运算；相参处理Design and Application of Multi-core High-speed Parallel Digital Signal Processing BoardAbstractWith growing manufacturing technology of DSP chips,high-performance multi-CPU DSP gets more and more applicationsin communications and information systems, signal and information processing, automatic control, radar, military, aerospace, medical, household appliances and many other areas.This paper describes the hardware and software designof a high- performance DSP board based on 4 ADSP-TS201, and then shows an application example in a radar phase processing equipment.Key WordsHigh-speed DSP, TS201, parallel compute, phase processing1 引言随着实时信号处理的进展，数据处理速度大大提高，同时运算量大，数据吞吐量急剧上升，对数据处理的要求也不断提高；随着大规模集成电路技术的进展，作为数字信号处理的核心数字信号处理器 DSP> 得到了快速的进展和应用；ADSP-TS201DSP 是美国模拟器件公司 <AnalogDevice Inc.）继 TSl01 之后推出的一款高性能处理器；此系列DSP性价比很高，兼有FPGA 和ASIC 信号处理性能和指令集处理器的高度可编程性，适用于大储备量、高性能、高速度的信号处理和图像处理； TS201本身供应有可实现互连所需的片内总线仲裁掌握和特有的链路口；可以便利的以各种拓扑结构互连DSP，以满意大运算量的需求；下面将介绍基于 4片TS201设计的高速并行 DSP板，可满意通信与信息系统、信号与信欢迎下载精品学习资源息处理、自动掌握、雷达、军事、航空航天、医疗、家用电器等很多领域的应用需求；2 系统设计2.1 ADSP-TS201 简介ADSP-TS201处理器具有高速运算才能、可时分复用、并行处理、数据吞吐率高等特点；该处理器片内集成大容量储备器，性价比高，并兼有ASIC 和FPGA 的信号处理性能、指令集处理器的高度可编程性与敏捷性，适用于高性能、大储备量的信号处理和图像应用；该处理器采纳超级哈佛结构，静态超标量操作适合多处理器模式运算，可直接构成分布式并行系统和共享储备式并行系统；其主要性能指标如下：最高工作主频可达600 MHz ，指令周期为 1.67 ns，可支持单指令多数据SIMD> 操作； 采纳 LVDS 技术和 DDR 方式传输数据，单向最大速率为500MB/s ，数据吞吐量为 4 GB/s；4条128位数据总线可与 *MB 的 RAM 相连，其 34位地址总线可供应 4GB的寻址空间；有4个链路口，每个链路口可供应1.2 GB s的传输速率，并可同时进行DMA 传输； 可通过共享总线供应无缝连接以用于片内集成总线的仲裁掌握；片上 SDRAM 掌握器和片上 DMA 掌握器可供应 14条DMA 通道；2.2 系统结构设计该DSP板主要由四片 TS201芯片，一片 AlteraEP2S90系列 FPGA 芯片组成；同时使用了一些RAM 、FLASH 和SDRAM 器件来储备系统中的数据和程序；系统与外部进行通信的接口主要采纳CPCI 总线接口；本设计采纳 DSP结合FPGA 的方式；这种方式最大的优点就是结构敏捷，有较强的通用性，适合模块化设计， 并能够提高效率，同时，其开发周期较短，系统简洁保护和扩展，所以，这种结构目前比较流行；该系统的结构框图如图1所示；多DSP设计通常有共享总线方式和链路口耦合方式两种结构；共享总线结构的优点是 可以供应全局地址空间，把多DSP的地址空间映射到主机的内存空间进行统一拜访；任一DSP也可通过总线读写其它处理器内存，操作便利；当多DSP间数据交换频繁时，总线竞争往往造成数据通信的总线瓶颈，就采纳链路口耦合方式，各DSP总线独立，拥有完全独立的内存空间，各 DSP程序设计可完全独立，减小了程序调试的难度；各DSP之间仅通过链路口无缝连接，片间连线少，降低了PCB布线难度和层数，节省了制板成本；此外，数欢迎下载精品学习资源据传输采纳链路口的 DMA 方式并不占用 DSP内核的运算时间，可以提高处理板的实时性能；因而采纳将 4片ADSP-TS201通过链路口两两互连，形成松耦合的多DSP结构，各 DSP通过链路口可在任意两个D SP之间进行最高达 480 MB s的数据传输；图 1 系统结构框图该DSP板内核时钟 500MHz ，单板供应每秒 120亿次浮点处理才能； TS201之间总线互连，构成一簇，簇内 DSP之间使用链路口互连，TS201之间通信速率为 480MB/s ；整板具有512MB 外部缓冲数据储备器 SDRAM ， DMA 方式读写 SDRAM 峰值速率可达 320MB/s ；DSP簇对外供应 4个链路口用于板间互连，总带宽400MB/s ，可实现多板并行处理扩展；并可通过CPCI 接口实现与数据采集板等其他设备进行通信，组合成完整的高速数据采集、并行处理系统；2.3 系统软件设计本系统采纳 Visual DSP+ 开发平台进行软件设计；VisualDSP+ 是一种使用便利的可视化集成调试开发软件平台，它支持ADI 公司浮点系列处理器的各种产品 如SHARC 系列， BLACKfin系列和 TigerSHARC 系列 >；它可以通过可视化的图形窗口方式与用户进行信息交换，也可以在窗口中进行高效的工程治理，并轻松地在编辑、编译和调试之间相互切换，以实现高效率的程序开发；欢迎下载精品学习资源基于多个 TS201的DSP板软件设计主要包括以下几个方面：1. 多处理器系统构建当系统中存在多个处理器，且用户想一起掌握调试这些处理器时，必需要为和谐功能进行额外的编程，以便调试和构建多处理器系统；如建立统一的储备空间映射、多处理器间通信及数据传输方式等；2. 储备空间系统储备空间包括TS201内存空间和 SDRAM 外部储备器；软件设计过程中可通过总线直接读写的方式拜访内存和SDRAM ，或通过 DMA 方式实现内存和 SDRAM 之间的后台数据传输；3. 多处理器数据传输多处理器系统往往需要进行海量数据流的交互，以提高系统的工作效率；通常通过 DS P之间的总线直接读写、链路口 DMA 等方式进行数据传输；也可以通过统一拜访 SDRAM 实现间接数据传输；4. 矢量中断 VIRPT>矢量中断用于 FPGA和 DSP之间，或者 DSP和 DSP之间的通信；通过把中断子程序的地址写入 VIRPT 寄存器，当服务中断时，高优先级中断将使 DSP转到子程序地址，以服务该子程序；本DSP板多处理器之间、处理器与FPGA 之间、以及 FPGA 对外部设备均留有丰富的接口，通过敏捷的软件设计，可满意多种高性能信号处理领域的应用；3 典型应用分析3.1 雷达信号相参处理应用3.1.1 需求分析近年来我国的雷达技术已获得了飞速的进步，雷达的制造水平已和西方发达国家相近；但是目前我军仍有大量非相参雷达在役使用及库存；特殊是一些老式的M波雷达，虽然存在着探测才能低，杂波区干扰大等缺点，与新型全相参雷达相比有较大的差距，但是对隐身目标仍保持着肯定的探测才能；利用器件工业的最新进展成就，采纳接收端相参的方法对非相参雷达进行相参改造， 具有操作使用简洁便利、工作稳固牢靠、成效好、通用性强、投资小等优点；为解决非相参雷达的杂波对消和对弱小信号的检测问题供应了稳固牢靠的解决途径；数据处理流程如欢迎下载精品学习资源图 2 所示；由于算法的复杂度增加，加上M波脉冲雷达的频率特性和波形设计特点，通常需要在多点复数相关数据 1/8抽取MTD/MTI全部距离元检波恒虚警处理数据率500K/S数据率4M/S数据率500K/S同一距离元选大输出视频数据率500K/S全部距离元检波近处杂波区MTD恒虚警处理数据率500K/S依据噪底实现幅度归一化远处视频信号非相参积存恒虚警处理数据率500K/S指定脉冲周期内实时完成对大量数字信号的实时处理，因此需要高速DSP板进行并行处理以满意探测精度和实时性的要求；图 2 数据处理流程3.1.2 信号处理流程设计由于处理的数据量大、实时性要求高以及算法复杂度高，本实例中充分利用TS201适合多核设计的特性进行并行数字信号处理设计；四片TS201<DSP0- DSP3）并行处理数据并将最终检测结果输出；A/D 采样正交差值后形成 2路数据经系统总线传入FPGA ， DSP0经总线以 DMA 方式接收2路数据，并分发至其它3片DSP；各 DSP单独处理一段数据， 对主波和回波信号进行相关 、多普 勒信息提 取、RAG图 、杂波 图及恒虚 警等 处理；检测结果由 DSP1经总线以 DMA 方式返仍至 FPGA ， 最终将目标信息通过CPCI 总线进行输出；3.1.3 处理结果分析通过在国内某型雷达上加装该相参处理设备，并同时与原始非相参处理的数据进行对比，可发觉相参处理使目标的回波信号得到了很大的增强，在图3中可以看到一个较弱的目标回波信号几乎被掩盖在噪声中，难以辨论；经过次相参积存后，目标沿距离维强度，信噪比增强至 20dB 可以被清楚地辨论出来；在实时性分析方面，在算法流程设计过程中采纳多种并行处理方式，包括：流水操作：将 DSP芯片分成两组，采纳乒乓式流水操作，即当前雷达脉冲下对雷达回欢迎下载精品学习资源波进行采样和模数转换，同时对上一脉冲的采样数据进行信号检测，在时间上进行重叠；数据并行：将不同的数据段安排给不同的DSP芯片进行处理；掌握并行：同时对相同或不同的数据进行多个不同的处理操作，如储存和运算等；由加速比公式，其中 Ts为算法串行设计所消耗的时间，Tp 为同一算法并行设计所消耗的时间，在本设计中Ts为图 2中各项处理操作串行时间为5.92+18.72+1.536+10.4+2.24+5.12=43.936ms ， Tp 为并行设计后的处理时间5.056ms，加速比 Sp为8.68；可见通过并行处理的设计方式，大大提高了流程的实时性；a> 未经过处理原始信号：SNR=5dBb>经过相参积存的信号：SNR=20dB图 3 非相参加相参处理结果对比可见，相参处理能够实现有效的相参积存，提高柔弱目标的信噪比，从而有效提高雷达对柔弱目标的发觉才能；而通过时间重叠、资源重复等多种并行处理方式，大大的提高了系统加速比，实现了实时、高速的数字信号处理；3.2 扩展应用由于该 DSP板的高速处理才能和软件设计敏捷性，也可充分满意如下领域中的应用： 语音信号处理：语音增强、语音识别、语音合成、语音编码、文字转换等；图形 /图像处理：三维动画、图像鉴别/增强 /压缩/ 传输，模式识别、电子地图等；特殊应用数字信号处理：振动和噪声分析与处理、声纳和雷达信号处理、地震信号分析与处理等；4 结语本文介绍了一款基于 ADSP-TS201的高速数字信号处理板的软硬件设计及在某雷达相参处理设备中的应用，由于该信欢迎下载精品学习资源号处理板的敏捷性和可扩展性，同时也可以满意多个领域的应用需求；参考文献1 张虎堂 . 数字信号处理器 DSP> 的进展趋势与应用讨论 J. SILICON VALLEY, 2021,23>2 彭启琮 ,李玉柏 ,管庆 .DSP技术的进展与应用M. 北京 :高等训练出版社 ,2007.作者信息郭晨冰，男，中国船舶重工集团公司第七一三讨论所，郑州，硕士讨论生，机械电子工程，450015欢迎下载