欢迎来到淘文阁 - 分享文档赚钱的网站! | 帮助中心 好文档才是您的得力助手!
淘文阁 - 分享文档赚钱的网站
全部分类
  • 研究报告>
  • 管理文献>
  • 标准材料>
  • 技术资料>
  • 教育专区>
  • 应用文书>
  • 生活休闲>
  • 考试试题>
  • pptx模板>
  • 工商注册>
  • 期刊短文>
  • 图片设计>
  • ImageVerifierCode 换一换

    FPGA序列检测器设计方案 .docx

    • 资源ID:13054793       资源大小:251.96KB        全文页数:6页
    • 资源格式: DOCX        下载积分:4.3金币
    快捷下载 游客一键下载
    会员登录下载
    微信登录下载
    三方登录下载: 微信开放平台登录   QQ登录  
    二维码
    微信扫一扫登录
    下载资源需要4.3金币
    邮箱/手机:
    温馨提示:
    快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。
    如填写123,账号就是123,密码也是123。
    支付方式: 支付宝    微信支付   
    验证码:   换一换

     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。
    5、试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。

    FPGA序列检测器设计方案 .docx

    精品名师归纳总结目 录1 摘要 12 设计步骤 12.1 划分状态 12.2 画出状态图 12.3 列出状态表 12.4 化简状态表 22.5 对状态进行编码并化简状态图22.6 画出真值表 23 用 QuartusII 进行软件仿真33.1 初步仿真 33.2 修改问题 4 4 心得体会 54.1 化简问题 54.波形输出问题 55 参考文献 5可编辑资料 - - - 欢迎下载精品名师归纳总结1 摘要序列检测器多用于通信系统中对禁用码的检测,或者是对所需信号的提取,即一旦检测到所需信号就输出高电平,这在数字通信领域有广泛的应运。本次课程设计是设计检测110码的序列检测器,并以此来描述序列检测器的设计过程和基于FPGA 的软件仿真。最终通过 QuartusII 的波形输出对设计方案进行检测,经检测波形输出正确设计符合要求。2 设计步骤2.1 划分状态对于 110 码可以划分为S1, S2, S3,S4 四种状态,分别是:S1:只有 0信号的输入状态S2:检测到 1 个1信号 S3:检测到连续的俩个 1信号 S4:检测到 110信号2.2 画出状态图SA/Z0/01/0S1S20/00/01/01/0S3S41/00/1如图 -1 所示( A 表示输入 Z 表示输出)现态次态( Sn+1)现态次态( Sn+1)( Sn)S1 S2A=0S1/0 S1/0A=1S2/0 S3/0( Sn)S3 S4A=0S4/1 S1/0A=1S3/0 S2/02.3 列出状态表表-1可编辑资料 - - - 欢迎下载精品名师归纳总结2.4 化简状态表可编辑资料 - - - 欢迎下载精品名师归纳总结表-2将状态的次态变化以及输入输出完全相同的现态进行合并入下表所示。现态次态(Sn+1)现态次态(Sn+1)( Sn)A=0A=1( Sn)A=0A=1S1 S2S1/0 S1/0S2/0 S3/0S3S4/1S3/0可编辑资料 - - - 欢迎下载精品名师归纳总结2.5 对状态进行编码并化简状态图化简后状态有三个,可以用二进制代码组合(00, 01 ,10, 11)综合多方面考虑,这里接受00, 01, 11, 00 循环码变化次序可以使电路更简洁,于是令S1=00, S2=01 ,S3=11,得状态图如下。可编辑资料 - - - 欢迎下载精品名师归纳总结Q1Q00/0可编辑资料 - - - 欢迎下载精品名师归纳总结00可编辑资料 - - - 欢迎下载精品名师归纳总结0/11/0可编辑资料 - - - 欢迎下载精品名师归纳总结0/011011/0可编辑资料 - - - 欢迎下载精品名师归纳总结1/0图-2可编辑资料 - - - 欢迎下载精品名师归纳总结2.6 画出真值表Q1( n)Q0(n )AQ1n+1Q0n+1Z000000001010010000011110110001111110表-3可编辑资料 - - - 欢迎下载精品名师归纳总结图-3表-3经卡诺图化简得表达式如下:J1=Q0AK1=AJ0=AK0=AY=Q1A (重做)经检查可以自启动规律算正确。3 用 QuartusII进行软件仿真3.1 初步仿真如图 -3 所示本系统是由两个JK 触发器和如干个与非门依据运算出的规律表达式连接而成的。这张图是从QuartusII 中的电路文件中截取下的硬件电路仿真另外 JK 触发器是用 VerilogHDL程序编写的程序如下:module JK_FFQ,Qnot,J,K,CP 。output Q,Qnot 。input J,K,CP 。reg Q。assign Qnot=Q。always negedge CPcase J,K 2'b00:Q<=Q 。可编辑资料 - - - 欢迎下载精品名师归纳总结2'b01:Q<=1'b0 。2'b10:Q<=1'b1 。2'b11:Q<=Q 。endcase endmodule图 -43.2 修改问题这个波形仿真基本正确但仍存在问题,就是输出脉冲宽度不一样,经检查发觉是由于竞争冒险与输入信号与时钟不同步产生的影响。于是对电路和波形进行了如下调整。如图 -5 所示在其次个JK 触发器的下端加了两个非门起到缓冲作用从而防止了竞争冒险的影响。图-5可编辑资料 - - - 欢迎下载精品名师归纳总结图-6如图 -6 所示当输入信号与时钟同步时,输出脉冲宽度完全一样并且很好的达到了检测 110 码的作用,即一旦输入显现110 码及产生高电平脉冲输出。4 心得体会在本次课程设计中遇到了很多问题:4.1 化简问题对于化简的结果必需检查是否可以自启动,这是由于规律化简过程中无关向项的参与造成的。4.波形输出问题波形输出的脉冲宽度不一样,经检查发觉是由于竞争冒险与输入信号与时钟不同步所造成的,为此对电路结构作了重新调整,并修改了输入信号与时钟信号之间的同步。综上所述以后再数字规律电路设计过程中要留意以两个问题。最终对老师的指导表示诚意的感谢。5 参考文献可编辑资料 - - - 欢迎下载

    注意事项

    本文(FPGA序列检测器设计方案 .docx)为本站会员(Che****ry)主动上传,淘文阁 - 分享文档赚钱的网站仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知淘文阁 - 分享文档赚钱的网站(点击联系客服),我们立即给予删除!

    温馨提示:如果因为网速或其他原因下载失败请重新下载,重复下载不扣分。




    关于淘文阁 - 版权申诉 - 用户使用规则 - 积分规则 - 联系我们

    本站为文档C TO C交易模式,本站只提供存储空间、用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。本站仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知淘文阁网,我们立即给予删除!客服QQ:136780468 微信:18945177775 电话:18904686070

    工信部备案号:黑ICP备15003705号 © 2020-2023 www.taowenge.com 淘文阁 

    收起
    展开