数电填空题知识点总结.docx

精品名师归纳总结1、规律代数有与、或和非三种基本运算。可编辑资料 - - - 欢迎下载精品名师归纳总结2、四个规律相邻的最小项合并,可以消去最小项合并,可以消去n 个因子。 2个因子。 2n个规律相邻的可编辑资料 - - - 欢迎下载精品名师归纳总结3、 规律代数的三条重要规章是指反演规章、代入规章和对偶规章。4、 n 个变量的全部最小项相或值为1。6、 在真值表、 表达式和规律图三种表示方法中,形式唯独的是真值表。8、真值表是一种以表格描述规律函数的方法。可编辑资料 - - - 欢迎下载精品名师归纳总结9 、 与最小项ABC相邻的最小项有AB C,ABC,可编辑资料 - - - 欢迎下载精品名师归纳总结ABC 。10、 一个规律函数,假如有n 个变量,就有2n个最小项。11、 n 个变量的卡诺图是由2n个小方格构成的。13、 描述规律函数常有的方法是真值表、规律函数式和 规律图三种。14、 相同变量构成的两个不同最小项相与结果为0。15、任意一个最小项, 其相应变量有且只有一种取值使这个最小项的值为1。1. 在数字电路中,三极管主要工作在和两种稳固状态。饱和、截止2. 二极管电路中,电平接近于零时称为,电平接近于 VCC是称为。低电平、高电平3. TTL 集成电路中,多发射极晶体管完成规律功能。与运算4. TTL 与非门输出高电平的典型值为,输出低电平的典型值为。3.6V 、0.2V5. 与一般门电路相比, 三态门电路中除了数据的输入输出端外,仍增加了一个片选信号端,这个对芯片具有掌握作用的端也常称为。使能端6或非门电路输入都为规律1 时,输出为规律0。7电路如下列图,其输出端F 的规律状态为。18与门的余外输出端可,或门的余外输出端可。与有用输入端并联或接高电平、与有用输入端并联或接低电平 10正规律的或非门电路等效于负规律的与非门电路。与非门11. 三态门主要用于总线传输,既可用于单向传输,也可用于双向传输。单向传送、双向传送12. 为保证 TTL 与非门输出高电平,输入电压必需是低电平,规定其的最大值称为开门电平。低电平、开门电平可编辑资料 - - - 欢迎下载精品名师归纳总结13. 三态门中,除了高低电平两种状态外,仍有第三种状态,这第三种状态称为高阻态。高阻态14. 作为规律取值的 0 和 1,并不表示数值的大小,而是表示规律电路电平高与 低两个状态。高、低15. 数字电路中的规律状态是由高、低电平来表示的。 正规律规定用高电平表示规律1, 用低电平 1排除或减弱组合电路中的竞争冒险,常用的方法是发觉并消掉互补变量,增加 ,并在输出端并联。冗余项、 滤波电容2. 要扩展得到 1 个 16-4 线编码器,需要片 74LS148。23. 在组合规律电路中,当一个输入信号经过多条路径传递后到达某一规律门的输入端时,可编辑资料 - - - 欢迎下载精品名师归纳总结会有时间先后,这一现象称为竞争、冒险 ,由此而产生输出干扰脉冲的现象称为。可编辑资料 - - - 欢迎下载精品名师归纳总结4. 所谓组合规律电路是指：在任何时刻,规律电路的输出状态只取决于电路各的组合,而与电路的无关。 输入状态、原先的状态5组合规律电路由规律门电路组成,不包含任何,没有才能。记忆元件、记忆6. 常见的中规模组合规律器件有和等。编码器、译码器、数据挑选器、数值比较器、加法器任选二个。7. 加法器是一种最基本的算术运算电路,其中的半加器是只考虑本位两个二进制数进行相加不考虑的加法器。 低位向本位的进位8. 全半加器既要考虑本位两个二进制数进行相加,仍要考虑的加法器。低位向本位的进位9. 用全加器组成多位二进制数加法器时,加法器的进位方式通常有、2 种。串行进位、并行进位10. 基本译码器电路除了完成译码功能外,仍能实现和功能。规律函数发生、多路安排11. 多路安排器可以直接用来实现。 译码器12. 与 4 位串行进位加法器比较,使用超前进位全加器的目的是。提高运算速度13. 在分析门电路组成的组合规律电路时,一般需要先依据写出规律表达式。规律电路图14. 数据挑选器的功能相当于多个输入的数据数据开关,是指经过挑选, 把通道的数据传送到的公共数据通道上去。多个、唯独15. 数据安排器的功能相当于一个多输出的数据开关,是将数据源来的数据依据需要,送到不同的通道上去。经过挑选,把通道的数据传送到的公共数据通道上去。一个、多个16. 加法器的超前进位级联方式,高位的运算不必等低位运算的结果,故提高了, 但结构比较。运算速度、复杂17. 加法器串行进位的级联方式由于结构,主要用在数字设备中。简洁、低速来表示规律0。1, 016. 正规律的或门电路等效于负规律的与门电路。可编辑资料 - - - 欢迎下载精品名师归纳总结与门17. 实现基本的规律运算的门电路主要有与门、 或门、非门三种。与门、或门、非门18. 三极管作为开关元件,主要工作在截止区和饱和区两个区。截止区、饱和区19. 正规律电路中,电平接近于零时称为低电平,用数字0表示,电平接近于 VCC称为高电平,用数字1表示。0,120. 负规律电路中,电平接近于零时称为低电平,用数字1表示,电平接近于 VCC称为高电平,用数字0表示。1,021. 异或门电路中,当两个输入端的输入为01或 10组合时,输出为 1。01、 1022. 同或门电路中,当两个输入端的输入为11或 00组合时,输出为 1。00、 1123. 数字电路中的规律状态是由高、低电平来表示的。 负规律规定用高电平表示规律0, 用低电平来表示规律1。0, 11. 排除或减弱组合电路中的竞争冒险,常用的方法是发觉并消掉互补变量,增加, 并在输出端并联。冗余项、 滤波电容2. 要扩展得到 1 个 16-4 线编码器,需要片 74LS148。23. 在组合规律电路中,当一个输入信号经过多条路径传递后到达某一规律门的输入端时,可编辑资料 - - - 欢迎下载精品名师归纳总结会有时间先后,这一现象称为竞争、冒险 ,由此而产生输出干扰脉冲的现象称为。可编辑资料 - - - 欢迎下载精品名师归纳总结4. 所谓组合规律电路是指：在任何时刻,规律电路的输出状态只取决于电路各的组合,而与电路的无关。 输入状态、原先的状态5组合规律电路由规律门电路组成,不包含任何,没有才能。记忆元件、记忆6常见的中规模组合规律器件有和等。编码器、译码器、数据挑选器、数值比较器、加法器任选二个。 7加法器是一种最基本的算术运算电路,其中的半加器是只考虑本位两个二进制数进行相加不考虑的加法器。 低位向本位的进位8. 全半加器既要考虑本位两个二进制数进行相加,仍要考虑的加法器。低位向本位的进位9. 用全加器组成多位二进制数加法器时,加法器的进位方式通常有、2 种。串行进位、并行进位10. 基本译码器电路除了完成译码功能外,仍能实现和功能。规律函数发生、多路安排11. 多路安排器可以直接用来实现。 译码器12. 与 4 位串行进位加法器比较,使用超前进位全加器的目的是。提高运算速度13. 在分析门电路组成的组合规律电路时,一般需要先依据写出规律表达式。规律电路图14. 数据挑选器的功能相当于多个输入的数据数据开关,是指经过挑选, 把通道的可编辑资料 - - - 欢迎下载精品名师归纳总结数据传送到的公共数据通道上去。多个、唯独15. 数据安排器的功能相当于一个多输出的数据开关,是将数据源来的数据依据需要, 送到不同的通道上去。经过挑选,把通道的数据传送到的公共数据通道上去。一个、多个16. 加法器的超前进位级联方式,高位的运算不必等低位运算的结果,故提高了, 但结构比较。运算速度、复杂17. 加法器串行进位的级联方式由于结构,主要用在数字设备中。简洁、低速1 、组合电路的基本单元是门电路,时序电路的基本单元是触发器。/ 门电路,触发器2、触发器有2种稳固状态, 在适当时钟的作用下, 触发器可从一种稳固状态转变为另一种稳固状态。/ 触发器有两种稳固状态,在适当的时钟的作用下, 触发器可从一种稳固状态转变为另一种稳固状态。3、同步 RS触发器的特性方程中约束条件R·S=0,所以它的输入信号不能同时为0。/ 同步 RS触发器的特性方程中的约束条件为RS=0,所以它的输入信号不能同时为0。4、同步触发器一般可用状态转化表、状态转换图、状态机流程图、时序图等方法描述。/ 同步触发器一般可用状态转化表、状态转换图、状态机流程图、时序图等方法描述5、触发器按规律功能可分为SR触发器、 JK触发器、 T触发器、 D 触发器4种最常用的触发器。 、*/ 触发器按规律功能可分为RS触发器, JK 触发器, T 触发器、 D 触发器四种最常用的触发器。6、JK 触发器的特性方程为：Q =JQ +K Q。*7、D 触发器的特性方程为：Q=D。8 、 时 序 电 路 可 分 为：同 步 时 序 电 路和异 步 时 序 电路。/ 时序电路可以分为同步时序电路,和异步时序电路*9、T 触发器的特性方程为：Q=TQ +T Q。10、时序电路的输出不仅仅与当前的输入有关,仍与以前的输入有关。11、所谓同步时序电路,是指全部触发器状态的变化都是在同一时钟信号的操作下同时发生的。/ 所谓同步时序电路,指全部的触发器状态的变化都是在同一时钟信号的操作下同时发生的。*12、 RS触发器的特性方程为：Q=R+S Q。13、既能进行递增计数又能进行递减计数14、从总体上看,时序电路由组合电路15、如要构成七进制计数器,最少用3和的计数器称为可逆计数器。储备电路两部分组成。个触发器,它有个1无效状态。16、计数器电路中,有效循环中的状态称为有效状态。如无效状态经如干个CP脉冲后能回到有效循环中,称其具有自启动才能。17、 4 个触发器构成的计数器,其最大计数长度为24。18、所谓异步时序电路, 是指触发器状态的转变不是同时发生的。19、寄存器可分为基本寄存器、移位寄存器。20、时序规律电路有状态转化表、状态转换图、状态机流程可编辑资料 - - - 欢迎下载精品名师归纳总结图、 时序图四种描述方法。21、 RS、JK、D 和 T触发器中,只有RS触发器存在输入信号的约束条件。22、计数器按进位体制的不同,可分为、。23、计数器按数字增减趋势的不同可分为加法计数器、减法计数器、可逆计数器。24、构成一个模 6 的同步计数器至少需要3个触发器。可编辑资料 - - - 欢迎下载精品名师归纳总结25、具有直接置位端和复位端（SD 、 RD）的触发器,当触发器处于受CP脉冲掌握的情形可编辑资料 - - - 欢迎下载精品名师归纳总结下工作时,这两端所加的信号为低电平。26、构成一个模 10 的同步计数器至少需要4个触发器。27、 JK 触发器实现翻转功能,其JK 取值应为 11。28、 JK 触发器实现保持功能,其JK 取值应为 00。29、 JK 触发器实现置0 功能,其 JK 取值应为 01。30、 JK 触发器实现置1 功能,其 JK 取值应为 10。1. D/A 转换器的作用是将数字信号转变为模拟信号。2. 单稳态触发器有一个稳态,仍有一个暂稳态。3. A/D 转换器的作用是将模拟信号转变为数字信号。4. 输出占空比是指脉冲宽度与脉冲周期的比值亦即 q=tw/T。5. 产生脉冲信号的电路主要由推迟电路 、正反馈电路 和开关元件 三部分组成。6. A/D 转换器一般由取样、量化、编码等几个环节构成。7. D/A 转换器的主要技术参数有转换误差 ,转换速度,辨论率。8. 常用的 A/D 转换器有 并联比较型 A/D转换器 ,计数型A/D 转换器 和 逐次渐进型A/D 转换器 等。9. 多谐振荡器又称无稳电路,主要用于产生矩形脉冲信号。10. 并行 A/D 转换器主要由电压比较器、 寄存器和 代码转换器组成。11. 权电阻 D/A 转换器主要由权电阻网络 、 模拟开关 、求和放大器组成。12. 倒 T 形电阻网络 D/A 转换器主要由电阻网络 、 模拟开关 、求和放大器组成。13. 555定时器由SR 锁存 器、两 个比较器、集 电极开 路的放电三极管以及输出缓冲级和开关放电管组成。14. 555 定时器中的分压器的作用是。15. 由于双积分A/D转换器输出量与输入电压的平均值成正比,因此具有较强的抗干扰才能。16. 集成单稳态电路分为微分电路和积分电路两大类。可编辑资料 - - - 欢迎下载精品名师归纳总结17. D/A 转换器的建立时间是指从数字信号输入转变成稳固的模拟信号。在触发脉冲的作用下, 单稳态触发器的输出由稳固状态转换为暂稳态。经一段时间后输出又自动复原回稳固状态。可编辑资料 - - - 欢迎下载