数字逻辑电路试卷(共6页).doc

精选优质文档-倾情为你奉上一、填空题（每空1分，共10分）1逻辑函数 的两种标准形式分别为。2将2004个“1”异或起来得到的结果是（0）。3半导体存储器的结构主要包含三个部分，分别是（ 译码器 ）、（存储阵列）、（ 控制逻辑）。4A/D转换的四个过程是采样、保持 、量化和（编码），其中采样脉冲的频率要求至少是模拟信号最高频率的（2）倍。58位D/A转换器当输入数字量为5v。若只有最低位为高电平，则输出电压为（5/128）v；当输入为，则输出电压为（5*136/128）v。6就逐次逼近型和双积分型两种A/D转换器而言，（双积分型）的抗干扰能力强，（逐次逼近型）的转换精度高。7（61. 5)10 = (3D.8)16 = (.1000)5421BCD；8已知某74ls00为2输入4与非门，IOL=22mA，IOH=2mA， IIL=2mA， IIH=40A，则其低电平输出的扇出系数NOL=（11），其高电平输出的扇出系数NOH=（ 50）； 9函数的最小项表达式为F=（4.5.7），最大项表达式为（0.1.2.3.6）10. 根据对偶规则和反演规则，直接写出的对偶式和反函数，Fd =（)， =()；11 12已知X=（-17），则X的8位二进制原码为（），其8位二进制补码为（）；13T' 触发器的次态方程是（Qn+1 = Qn）；14D触发器的次态方程是（ ）；15根据毛刺的不同极性，可以将逻辑险象分为0型险象和1型险象，对于一个逻辑表达式，若在给定其它变量适当的逻辑值后，出现F=（ ）的情形，则存在1型险象；二、单选题（每题2分，共20分）1表示任意两位无符号十进制数需要（B ）二进制数。A6 B7 C8 D9 2. 一个多输入与非门，输出为0的条件是（C）A 只要有一个输入为1，其余输入无关 B 只要有一个输入为0，其余输入无关 C 全部输入均为1 D 全部输入均为03余3码对应的2421码为（ C ）。A B. C. D.4下面4个逻辑表达式中，可以实现同或运算的表达式是（ A ）5补码11000的真值是（ D ）。A +1.0111 B. -1.0111 C. -0.1001 D. -0. 10006组合电路和时序电路比较，其差异在于前者（ B ）A任意时刻的输出不仅与输入有关，而且与以前的状态有关B任意时刻的输出信号只取决于当时的输入信号C有统一的时钟脉冲控制D输出只与内部状态有关7下列四种类型的逻辑门中，可以用（ D ）实现三种基本运算。A. 与门 B. 或门C. 非门 D. 与非门8实现两个四位二进制数相乘的组合电路，应有（ A ）个输出函数。A 8 B. 9 C. 10 D. 11 9要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为（D ）。AJK=00 B. JK=01 C. JK=10 D. JK=11 10设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（ B ）个异或门。A2 B. 3 C. 4 D. 511下列逻辑函数中，与（A+B）(A+C)等价的是（ C ）A F=AB B F=A+B C F=A+BC D F= B+C12图示TTL门电路中，F= 的逻辑功能图为（B）13. 和四变量的最小项 逻辑相邻的最小项是（ C ）14标准或与式是由（C）构成的逻辑表达式。 A与项相或 B. 最小项相或 C. 最大项相与 D.或项相与15.在下列四个逻辑函数表达式中，( B )是最小项表达式。 16边沿式D触发器是一种（C ）稳态电路。A无 B单 C双 D多17以下电路中，能够实现对CP端时钟信号二分频的电路是 ( B )18下面4个逻辑表达式中，（C）是异或门的表达式。 19n级触发器构成的环形计数器，其计数的模式(A )。 A. n B.2n1 C.2n D2n-120施密特触发器常用于对脉冲波形的（ C）A 定时 B 计数 C 整形 D 产生22. 基本RS触发器在触发脉冲消失后，输出状态将（D） A 随之消失 B 发生翻转 C 恢复原态 D 保持现态 23. 一个触发器有两个稳态，存储8位二进制信息要（B）个触发器。A 2 B 8 C 16 D 3224十进制数25用8421BCD码表示为(B)A 10 101 B 0010 0101 C D 1010125. JK触发器在时钟脉冲作用下次态与现态相反,JK取值为(B)A 00 B 11 C 01 D 1026. 寻址容量为16K×8的RAM需要（C）根地址线。A 4 B 8 C 14 D 1627. 多谐振荡器可产生(B) A 正弦波 B 矩形脉冲 C 三角波 D 锯齿波28. 在（D）情况下，“或非”运算的结果是逻辑0。A 全部输入是0 B 全部输入是1 C 任一输入为0，其他输入为1 D 任一输入为129. ROM具有（C）功能。A 读/写 B 无读/写 C 只读 D 只写30.八路数据分配器，其地址输入端有（C）个。A 1 B 20 C 3 D 4三、判断题（每题2分，共20分） （×）1原码和补码均可实现将减法运算转化为加法运算。 （ ）2化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。（×）3并行加法器采用先行进位（并行进位）的目的是简化电路结构。（）4异或函数与同或函数在逻辑上互为反函数。 （×）5因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。 （）6. 格雷码具有任何相邻码只有一位码元不同的特性。（×）7逻辑变量的取值，比大。 （）8相同逻辑功能的TTL电路和CMOS电路相比，前者的功耗大。（×）9.  十进制数（9）10比十六进制数（9）16小。（）10.  若两个函数具有不同的真值表，则两个逻辑函数必然不相等。（×）11.  逻辑函数Y=A + B+ C+B 已是最简与或表达式。（×）12.  三态门的三种状态分别为：高电平、低电平、不高不低的电压。（×）13.单稳态触发器在外加触发信号触发时，电路由暂稳态翻转到稳态。（×）14.采用不可重触发单稳态触发器时，若在触发器进入暂稳态期间再次受到触发，输出脉宽可在此前暂稳态时间的基础上再展宽TW（）15.  CMOS门输出为时由外接电源和电阻提供输出电流。（）16.  数据选择器和数据分配器的功能正好相反，互为逆过程。（×）17.  用数据选择器可实现时序逻辑电路。（）18.  同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。（×）19.  同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。 （×）20计数器的模是指构成计数器的触发器的个数。（）21奇偶校验码不能检测出偶数个码元错误。（×）22. 施密特触发器具有一个稳定状态。（×）23. 用4选1数据选择器不能实现3变量的逻辑函数。 （×）24.单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。 （）25若两个函数具有相同的真值表，则两个逻辑函数必然相等。（×）26.时序电路无记忆功能，组合逻辑电路有记忆功能。（）27.A/D转换器的位数越多，能够分辨的最小输出电压变化量就越小。 专心-专注-专业