数字式竞赛抢答器(共13页).doc

精选优质文档-倾情为你奉上一 设计任务 数字式竞赛抢答器二 设计条件本设计基于学校实验室Multisim8.0仿真软件和计算机.三 设计要求1、 设计制作一个可容纳4组的数字式抢答器，每组设置一个抢答按钮供抢答者使用。2、 根据数字式抢答器的功能和使用步骤，设计抢答者的输入抢答锁定电路、抢答者序号编码、译码和显示电路。3、 设计定时电路，声、光报警或音乐片驱动电路。4、 设计控制逻辑电路，启动、复位电路。四 设计内容1设计思想根据设计的要求分块设计抢答、锁存、计时、显示、和报警功能。（1）抢答和锁存电路要求能够对信号进行存储和所定，可用触发器组成。（2）对于显示部分就直接用编码器、七段数码管驱动译码器和七段数码管组成。（3）计时电路是按秒进行倒计时,所以计时电路可以减法计数器、秒脉冲生成电路、和显示电路。由于电路对秒脉冲信号的占空比要求的不高所以可以用555定时器构成多谐振荡电路来实现.（4）报警电路，按题目要求可采用声、光报警，光报警用发光二极管电路实现声报警用蜂鸣器来实现。各个模块设计好后要把各个模块组合起来进行调试,主要是解决题目中要求的多个锁定问题：（1）抢答后抢答电路的锁定功能。（2）抢答后计时器的锁定功能。（3）计时结束后无人抢答时抢答电路的锁定功能。（4）计时结束后无人抢答时计时器的锁定功能。2电路结构与原理图根据设计要求和设计思路画出抢答器的组成框图: 主控电路抢答按键计时器显示译码显示译码七段数码管秒脉冲电路七段数码管报警器图(1)四人智力竞赛抢答器系统框图触发锁存电路分析:图(2)触发锁存电路图(3) 74LS175的管脚图触发锁存电路主要是由集成寄存器74LS175、四输入与非门74LS20和二输入与非门74LS00构成.一个4位的集成寄存器74LS175的管脚图。其中CLR是异步清零控制端。在往寄存器中寄存数据或代码之前，必须先将寄存器清零,否则有可能出错。1D4D 是数据输入端,在CP 脉冲上升沿作用下，1D4D端的数据被并行地存入寄存器。输出数据可以并行从1Q4Q 端引出，也可以并行从端反码引出。 开关J5是裁判开关，开关J1J4是抢答开关.开关闭合输入高电平,断开输入低电平。当J5断开时CLR端输入为低电平对74LS175进行清零，全为高电平，输入CLK的脉冲为有效脉冲。当开关J5闭合后选手可以进行抢答，如果J3闭合3D输入为1相应的3Q输出为1 ，输出为0,而 、 、输出为1，最后CLK的输入为1,脉冲信号将无效触发器被锁定.显示电路分析:显示电路由8线3优先编码器74LS148、与非门、集成七段显示译码器7448和七段共阴数码管组成。由于74LS148输出的是反码所以74LS148输出的信号首先用反码器反相后再由译码器译码并最终在七段数码管上显示出结果.图(4) 显示电路由于74LS148的输入端低电平有效，所以74LS175的反相输出端直接与74LS148的输入端D0、D1、D2、D3连接。74LS48输入信号为BCD码，输出端为OA、OB、OC、OD、OE、OF、OG共7线，另有3条控制线、。端为测试端。在端接高电平的条件下，当=0时，无论输入端A、B、C、D为何值，OAOG输出全为高电平，使7段显示器件显示“8”字型，此功能用于测试器件。端为灭零输入端。在=1，条件下，当输入A、B、C、D=0000时，输出OAOG全为低电平，可使共阴LED显示器熄灭。但当输入A、B、C、D不全为零时，仍能正常译码输出，使显示器正常显示。端为消隐输入端。该输入端具有最高级别的控制权，当该端为低电平时，不管其他输入端为何值，输出端OAOG均为低电平，这可使共阴显示器熄灭。另外，该端还有第二功能灭零信号输出端，记为。当该位输入的A、B、C、D=0000且时，此时输出低电平；若该位输入的A、B、C、D不等于零，则输出高电平。若将与配合使用，很容易实现多位数码显示时的灭零控制。例如对整数部分，将最高位的接地，这样当最高位为零时“灭零”，同时该位输出低电平，使下一位的为低电平，故也具有“灭零”功能；而对于小数部分, 应将最低位的接地，个位的端悬空或接高电平，低位的接至高位的。74LS48可直接驱动共阴极LED数码管而不需外接限流电阻。此处要是保持数码管不黑屏就将BI/RB0，RBI置1就可以了，是检查数码管的好坏的，如果不需要的话直接接高电平。其他端口按照OA、OB、OC、OD、OE、OF、OG的对应关系连接好以保证显示正确，确保接地成功。可预置到计时计时电路分析:图(5) 可预置到计时计时电路倒计时电路主要由集成计数器74LS192，秒脉冲电路和显示电路组成。该部分的显示电路和抢答显示电路基本相同这里就不在赘述下面主要分析一下计数部分和脉冲部分.首先对74LS192的功能做一下说明:异步置数功能，为异步置数控制端，低电平有效。当CLR=0、=0时，D3、D2、D1、被置数，不受CP脉冲的控制。加减法计数，当CLR=0和=1，而减数计数输入端CPd为高电平 ，计数脉冲从加法计数端CPu输入时进行加法计数，当CPd 和CPu的条件互换时则进行减法计数。保持，当CLR=0 =1，且CPd=CPu=1时计数器处于保持状态。当开关J5断开时CLR=O、=0 此时计数器处于置数状态,裁判员可以根据题目的难易程度通过修改74LS192四个输入来调整计时的时间并在计时数码管上显示设定的时间。当J5闭合计时器开始倒计时，要是在计时没有完成前有选手按下了抢答器的按键,抢答器被锁定的同时主控电路也会把倒计时电路锁定。锁定的原理就是把脉冲信号锁定从而使计时电路处于保持状态显示抢答时的时间。如果计时结束仍然没有选手抢答，74LS192四个输出端输出的信号分别经过非门后再经过一个与非门74LS20,74LS20的输出信号同时把74LS192和74LS175的CP脉冲信号锁定使计时器显示为0不变使抢答电路被锁定抢答无效。用555集成电路组成多谐振荡电路为计时系统提供脉冲。用555定时器构成多谐振荡器的电路和工作波形如下图所示:（a）多谐振荡器电路 （b）工作波形 图(6) 多谐振荡器电路和工作波形接通电源后，假定是高电平，则T截止，电容C充电。充电回路是VCCR1R2C地，按指数规律上升，当上升到2/3VCC时（TH、端电平大于2/3VCC），输出翻转为低电平。是低电平，T导通，C放电，放电回路为CR2T地，按指数规律下降，当下降到1/3VCC时（TH、端电平小于1/3VCC），输出翻转为高电平，放电管T截止，电容再次充电，如此周而复始，产生振荡，经分析可得输出高电平时间 输出低电平时间 振荡周期 报警电路分析:图(7)声音报警电路专心-专注-专业声音报警电路采用单稳触发器驱动蜂鸣器来实现。单稳态触发器的工作特点是：只有一个稳定状态，即无信号触发时，电路处于稳定状态；在外来触发脉冲作用下，可从稳定状态翻转到暂稳态，经过一段时间后又自行回到稳定状态。  图(8) 门电路单稳触发器图(8)所示与非门组成的微分型单稳态触发电路。Rd、R的取值足以保证触发器处于G1导通、G2截止的稳定状态，此时，电容C两端没有电压。当负极性触发脉冲UI加至由Cd、Rd构成的微分电路后，就产生出负的尖脉冲，致使G1门截止，U1为高电平，因C上电压不能突变，所以此时uR也为高电平，G2门饱和，触发器转入到暂稳状态。即使触发脉冲过去，电路也还保持这一状态暂时不变。此后，Vo1通过C、R回路对C充电，uR的电平随之降低。一旦uR低于门电路的关门电平，G2门截止U2为高电平，于是，G1导通，U1为低电平。暂稳状态结束，电容C开始放电，经短暂时间，放电完毕，电路完全恢复到原来的稳定状态。待下一个触发脉冲来到，再次重复以上过程。该电路各点电压波形，。微分电路 R、C决定暂稳态的持续时间。光报警电路采用发光二极管电路，当开关闭合时对应的二极管就会发光，如果J5还没有闭合其他开关就闭合的话他们的二极管就会发光进行报警裁判就可以知道是那位选手提前按了抢答按键。当计时器显示到0还没有选手抢答的话显示器显0的同时红色发光二极管就会发光提醒选手和裁判时间已经到了。图(9)完整仿真电路图3计算、仿真过程和结果 1对多谐振荡周期的计算：本设计需要的是秒脉冲所以周期应该为一秒设C=10uF则由 计算出需要电阻的大小2仿真结果符合设计的要求下面分别介绍:图(10)抢答仿真结果(1)该个智力竞赛抢答器,可同时供4名选手或4个参赛队参加比赛,他们的编号分别是1,2,3,4,各用一个抢答按扭,按扭的编号与选手的编号相对应. 抢答器具有数据锁存和显示功能,抢答开始后,若有选手按动抢答按钮,编号立即锁存,并在LED数码管上显示出选手的编号,此外还禁止其他选手抢答其他选手再操作时将为无效操作,优先抢答选手的编号显示一直要保持到主持人将系统清零为止.(2)主持人控制开关为J5,用来控制系统的清零(编号显示数码管灯灭)和抢答开始计时器的置数与倒计时开始.当J5断触发锁存电路清0计时电路置数，当J5闭合可以进行抢答计时电路开始倒计时并用显示器显示。（3）抢答器具有定时抢答的功能,且一次抢答的时间可以由支持人设定(如9S).裁判启动"开始"键后,参赛选手在设定的时间内抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答时刻的时间,并保持到支持人将系统清零为止. 图(11)倒计时结束时无人抢答结果图 (4)如果定时抢答的时间已到,却没有选手抢答时,本次抢答无效,如图(11)所示发光二极管将发光报警蜂鸣器也将发出报警警报 ,同时封锁输入电路禁止选手超时后抢答如上图中J3虽然按下但不在显示,时间显示器上显示0。（5）当每个开关按下的时候相对应的二极管就会发光做为光报警。如图(10)所示开关J2和J5闭合它们所对应的二极管发光.4元器件清单数量名称RefDesPackageVendor774STD, 7404NU1, U2, U3, U12, U13, U17, U11GenericNO14174STD, 7400NU6GenericNO14174STD, 74148NU7GenericNO16174STD, 74175NU8GenericNO16174STD, 7448NU4GenericNO167RESISTOR, 100Ohm_5%R7, R8, R9, R10, R11, R12, R13GenericRES0.255SWITCH, DIPSW1J1, J2, J3, J4, J5UltiboardDIPSW1H5LED, LED_blueLED1, LED2, LED3, LED4, LED5GenericLED1174STD, 74192NU14GenericNO16274LS, 74LS10NU16, U5GenericNO14274STD, 7420NU9, U18GenericNO141TIMER, LM555CNU19GenericN08E13D_VIRTUAL, Led1_RedU20GenericLED11BUZZER, BUZZERU21GenericBUZZER5.设计和使用说明本抢答器为四路抢答器J1、J2、J3、J4分别为抢答开关，J5为裁判开关当裁判开关闭合时可以进行抢答,最先按下开关的选手对应的号码将在数码管上显示同时计时电路还记下选手抢答时的时间.计时器的倒计时的时间可有裁判设定最大为9秒.如果9秒之内没有选手抢答此题无效,重新进行下一题的抢答.五、设计心得体会在设计之前，参考了许多相关的资料，从网络上下载了原理图。在设计中又参考了以前讲过的四路抢答器的原理图，有了基本的思路。 但着手设计时，又出现了许多未预料到的问题，例如元件的选择：在选择编码器时，是采用普通编码器还是优先编码器。普通编码器中，任何时刻只允许输入一个编码信号，否则输出将发生混乱。所以选择了优先编码器。但是74LS系列中众多不同管脚的类型，选择哪个作编码器。经过查找，选择了8线-3线的74LS148，因为想用数字的形式显示抢答者的编号，所以选择了数码显示管，但数码显示管不能直接和74LS148相连，数码显示管需要由TTL或CMOS集成电路驱动，所以在TTL还是CMOS集成电路上又进行了比较和选择。最后选择了专用频道数显译码器74LS48，用它将74LS148输出的二进制代码经过反相后的信号译成相对应的高、低信号，用其作为数码显示管的驱动信号，数码显示管显示出相对应的选手编号。在这次设计中我遇到的最大的困难就是我把各个电路模块设计好后要如何把他们组合起来，怎样让计时电路和主控电路建立起适当的反馈 ，使选手抢答时计市时器停止工作，当计时器显示到0时如果没有人抢答计时器将显示并将74LS175锁定来完成要求的功能。 通过这次4路抢答器的设计，我发现了以往学习中的许多不足，也让我掌握了以往许多掌握的不太牢的知识，感觉学到了很多东西。总体来说，这次实习我受益匪浅。在摸索该如何设计电路使之实现所需功能的过程中，特别有趣，培养了我的设计思维，增加了实际操作能力。在让我体会到了设计电路的艰辛的同时，更让我体会到成功的喜悦和快乐。六.参考资料1、数字集成电路应用300例，黄继昌等主编。，人民邮电出版社2、第二届全国大学生电子设计竞赛组委会编全国大学生电子设计竞赛获奖作品选编（19941995）北京：北京理工大学出版社，19973、电子电路设计与实践，姚福安编著。山东科学技术出版社4、电子技术基础（数字部分），康华光主编。第四版北京：高等教育出版社.5、数字逻辑电路设计与实验，绳广基编著。上海交通大学出版社， 19896、中国集成电路大全TTL集成电路，中国集成电路大全编写委员会编。北京：国防工业出版社，19857、电子技术基础课程设计 ，粱宗善 。华中理工大学出版社 .1995.18、电子技术基础实验与课程设计，高吉祥主编。电子工业出版社 2002.2七 .附录