哈工大Verilog课程设计-状态机(共4页).docx
-
资源ID：14034136
资源大小：37.70KB
全文页数：4页
- 资源格式： DOCX
下载积分：20金币
快捷下载
会员登录下载
微信登录下载
三方登录下载：
微信扫一扫登录
|
友情提示
2、PDF文件下载后，可能会被浏览器默认打开，此种情况可以点击浏览器菜单，保存网页到桌面，就可以正常下载了。
3、本站不支持迅雷下载，请使用电脑自带的IE浏览器，或者360浏览器、谷歌浏览器下载即可。
4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩，下载后原文更清晰。
5、试题试卷类文档，如果标题没有明确说明有答案则都视为没有答案，请知晓。
|
哈工大Verilog课程设计-状态机(共4页).docx
精选优质文档-倾情为你奉上可编程逻辑器件大作业（二） 2012年12月一、 题目利用Verilog HDL设计一个电路，对输入的一串二进制数，用于检测序列中连续3个或者3个以上的1，状态转换图如图所示。要求：1、编写源程序；2、给出仿真电路图、状态转换图和仿真波形图二、 程序代码module moore(clk,din,op,reset);input clk,din,reset;output op;reg1:0 current_state,next_state;reg op;parameter S0=2'b00,S1=2'b01,S2=2'b10,S3=2'b11;always (posedge clk)beginif(!reset) current_state = S0;else current_state <= next_state;endalways (din or current_state)begincase( current_state )S0: beginop = 0;if(din = 0)next_state = S0;elsenext_state = S1;endS1: beginop = 0; if(din = 0) next_state = S0;elsenext_state = S2;endS2: beginop = 0; if(din = 0) next_state = S0;elsenext_state = S3;endS3: beginop = 1; if(din = 0) next_state = S0;elsenext_state = S3;enddefault:beginnext_state = S0;op = 0;endendcaseendendmodule三、 仿真波形图 可知仿真波形图与状态转换图的相符四、 仿真电路图五、 状态转换图六、 心得体会通过设计过程对状态机的概念有了更深的理解，认识到了其在现实生活中的重要应用。更熟练地掌握了Verilog HDL硬件描述语言，提高了编程能力；对利用quartus软件设计过程有了大致的了解。专心-专注-专业
