2013哈工大集成电路课程设计(共16页).doc

精选优质文档-倾情为你奉上Harbin Institute of Technology课程设计说明书（论文）课程名称： 集成电路课程设计 设计题目： 一阶补偿的带隙基准电路设计 院 系： 航天学院 微电子科学与技术系 班 级： 设 计 者： 学 号： 指导教师： 王永生 设计时间： 2013年9月16日-2013年9月27日 哈尔滨工业大学哈尔滨工业大学课程设计任务书 姓 名： 院 （系）：航天学院微电子科学与技术系 专 业： 电子信息科学与技术 班 号： 任务起至日期：2013年 9 月 16 日 至 2013 年 9 月 27 日 课程设计题目：一阶补偿的带隙基准电路设计已知技术参数和设计要求：第一部分 电路设计与模拟1、设计一个运算放大器。·确定电路结构；·设计电路中各器件尺寸以达到设计参数要求；·采用Hspice或Spectre对电路进行直流、交流、瞬态等仿真，并对以下放大器相关特性进行仿真，例如：开环增益的幅频和相频响应、PSRR。2、采用运算放大器，设计一个一阶补偿的带隙基准电路。得到带隙基准电路的温度特性，PSR，上电等特性。第二部分 版图设计与验证·掌握所给CMOS集成电路工艺规则，进行版图设计；·根据CMOS集成电路工艺规则文件，对版图进行DRC验证；·完成版图与电路的一致性检查（LVS验证）；·完成版图的寄生参数提取（PEX）。基本要求：·学会电路原理图和版图编辑软件的使用；·学会电路模拟软件的使用；·掌握集成电路性能与电路结构和器件尺寸之间的关系，能够正确分析和设计电路；·掌握CMOS集成电路制造工艺基本流程及其所需的光刻掩膜版，以及每块光刻掩膜版的作用，能够识别集成电路版图；·掌握集成电路版图设计规则的含义以及消除或减小寄生效应的措施，能够正确设计集成电路版图； ·学会版图设计规则检查（DRC）、电路与版图一致性检查（LVS）、版图参数提取（LPE/PEX）软件的使用。·要求学生设计实践结束后撰写实践报告，提供各个设计实践环节的结果。工作量：本课程设计在每位同学学习集成电路设计及版图EDA工具的使用的基础上，在备选参考题目中任选其一，完成电路设计及版图设计。熟悉开发环境、学习电路设计和版图设计EDA工具使用：12学时分析题目、确定设计方案：18学时设计、验证以及仿真分析、整理数据：30学时工作计划安排： 2013.9.16 - 2013.9.16 学习spectre等电路设计EDA工具软件，分析设计题目2013.9.17 - 2013.9.22 设计电路，进行电路仿真和验证 2013.9.23 - 2013.9.23 学习virtuoso、calibre等版图设计EDA工具软件 2013.9.24 - 2013.9.26 根据所给的工艺规则进行版图设计，并整理数据 2013.9.27开始 撰写课程设计报告 指导教师签字_ 年 月 日 教研室主任意见： 教研室主任签字_ 年 月 日*注：此任务书由课程设计指导教师填写专心-专注-专业一、功能描述模拟电路中广泛包含电压基准和电流基准，这种基准是直流量，它与电源和工艺参数的关系很小，但与温度的关系是确定的。产生基准的目的是建立一个与电源和工艺无关，具有确定温度特性的直流电压或电流。在大多数应用中，所要求的温度关系采取下面三种形式中的一种：（1）与绝对温度成正比（PTAT）；（2）常数Gm特性，也就是，一些晶体管的跨导保持常数；（3）与温度无关。与温度关系很小的电压或电流基准被证实在许多模拟电路中是必不可少的。而且，如果基准是与温度无关的，由于大多数工艺参数都是随着温度变化的，那么通常它也是与工艺无关的。因此本次课程设计的电路功能是产生于温度无关的带隙基准电压二、电路设计 本次课程设计产生与温度无关的带隙基准电压，它的原理是利用一个与温度成正比的电压与一个与温度成反比的电压之和，二者温度系数相互抵消，实现与温度无关的电压基准。在半导体工艺的各种不同参数中，双极晶体管的特性参数被证实具有最好的重复性，并且具有能提供正温度系数和负温度系数的严格定义的量。因此本次电路设计利用了二极管的基极发射极压降（负温度系数）和工作在不相等电流密度下的两个双极晶体管基极发射极电压的差值（正温度系数）之和产生与温度无关的带隙基准，同时采用了一个高增益的运算放大器对晶体管基射级电压进行一阶的温度补偿，并忽略曲率系数以及电源影响和启动的问题。2.1 负温度系数电压双极晶体管的基极-发射极电压，或者更一般的说pn结二极管的正向电压，具有负温度系数。对于一个双极性器件，可以写出： 为求出VBE的温度系数，对上式两边求导，同时假设IS为常数，得到：同时由于 ，对温度求导得到：，代入得到从式中可以看出，VBE的温度系数本身与VBE的大小和温度都有关，如果正温度系数的量表现出一个固定的温度系数，那么在恒定基准的产生电路中就会产生误差。这个现象可以从后面的带隙基准与温度的特性曲线中观察得到。2.2 正温度系数电压如果两个双极晶体管工作在不相等的电流密度下，那么他们的基极-发射极电压的差值就与绝对温度成正比。例如图1所示的电路中：如果两个同样的晶体管（IS1=IS2）偏置的集电极电流分别为nIO和IO，并忽略他们的基极电流，那么因此VBE的差值VBE表现出正温度系数：图12.3带隙基准利用上面得到的正、负温度系数的电压，我们可以设计出一个零温度系数的基准。可以写出：，这里VTlnn是两个工作在不同电流密度下的双极晶体管的基极-发射极电压的差值。同时，采用NMOS电流源给晶体管提供偏置，保证两个晶体管的偏执电流具有相同的特性。并且采用一个运放调节NMOS管的栅极电压以确保正相输入和反相输入电压相等。在27°C下采用以SPECTRE为仿真工具进行电路模拟，得到VBE以及VBE随温度的变化曲线如下图2所示：图2从左图可以看出VBE随温度变化的斜率约为-1.811mV/°K我们还有：所以如果我们令a11，选择a2lnn使得(a2lnn)(0.087mV/°K)=1.811mV/°K,也就是a2lnn20.81，表明零温度系数的基准为VREFVBE+20.81VT1.24V(T=300K)。因此我们的电路即完成VBE和20.81VT相加的电路。考虑下图3所示的电路。图3图4图5对带隙基准电路的仿真由于有双极性器件的存在，在analog environment中的model_library选项需要添加一个新的section属性，具体设置如图6。图6图中电流自偏置电路的电路图如图4，运算放大器的电路图如图5，其中运算放大器是一个PMOS电流镜为负载的差动放大器，利用负反馈作用使得X、Y两点固定在近似相等的电压，基准电压可以在VOUT得到。VOUT=VBE+ (R1+R2),对比带隙基准电压的公式，设计R1、R2、R0。本次设计考虑到版图布局因此选择n=8，即采用9个纵向pnp管，构成33的结构，便于布局布线。代入公式，得到 ,选择R1=9K,R2=1K,利用SPECTRE仿真工具对R0进行仿真，从5K到10K，仿真时在tools选项中选择parametric analysis选项，设置range type 和step control选项。然后选择analysis中start。得到VREF与温度的一簇曲线如图7所示。可以看出，当R0=8K时，输出曲线随温度变化斜率最小，可以作为带隙基准源。因此选择R0=8K。电阻值确定之后，对电路重新进行仿真，得到VREF随的温度特性曲线。仿真环境设置如图8，仿真结果如图9，从图9中可以看出带隙电压对温度的函数曲线“曲率”是有限的，也就是带隙电压的温度系数TC在某一温度下为零，在其他温度下为正值或负值。这曲率是由于基极-发射极电压、集电极电流和失调电压随温度改变引起的。2.4运算放大器主要特性的仿真结果2.4.1直流仿真在对运算放大器进行交流仿真前，首先对其进行直流仿真，以得到运算放大器的直流工作点。直流仿真的电路图就是schematic的电路原理图，电源电压选择为3.3V，得到运放的正向（反向）输入端直流电压约为0.765V，如图10所示。R0=8K,R1=9K,R2=1K交流仿真电路图如图10所示，可以看出采用运算放大器进行一阶补偿基本上保证了schematic图中的VX和VY近似相等，近而保证了流过R1和R2两个电阻的电流近似为 。 图7图8图9图102.4.2运算放大器的幅频特性和相频特性进行交流仿真时，输入端设置为两个直流偏置均为0.765V，交流AC幅度为1V的，相位相差180°，频率为10KHz的正弦波。然后对电路进行交流仿真，在analog design environment窗口中设置sweep variable 为Frequency, sweep range为start-stop, 仿真从1到10GHz， 开始仿真。然后在results选项中点击direct plot，点选AC magnitude 和AC phase, 然后可以看到运算放大器的幅频特性和相频特性，如图11所示，其中上图为幅频特性，下图为相频特性。从相频特性图中可以看出相位裕度大致为58°，图11放大器处于稳定的放大状态。2.5 上电特性上电特性主要是指在上电瞬间，带隙基准电压VREF的变化速度。在仿真时，输入给一个阶跃电压源，幅度3.3V，频率10KHz，采用瞬态仿真（trans）的方法，只看一个周期0.1ms的输出结果。瞬态仿真环境设置如图12所示。阶跃电压源设置如图13所示，仿真电路图如图14所示，仿真结果如图14所示，上升时间大致为1.08s。图122.7 PSR特性带隙基准电路的PSR（电源抑制）特性是指将输出VOUT取倒数之后，并转换为dB为单位的结果。PSR的仿真采用交流仿真（AC），交流输入与电源串联，仿真设置与幅频特性和相频特性的仿真方法类似，仿真电路如图16所示，PSR特性曲线如图17所示。图13图14图15图16图17三、版图设计基于图3所示schematic图，在集成电路的电路设计完毕后，开始设计IC的版图（layout），以便进行制版，完成工艺流片。考虑到电路设计中的9个pnp晶体管，便于布局布线，摆放成33的格式。在进行版图设计时，重点考虑：1、N-well和电路最高点位VDD接触2、同层金属之间最小间距3、多晶和金属的连接。由于电路图中的1K,8K,9K的电阻，考虑到版图工艺的一致性，选择电阻的宽度均为2.4m，因此电阻值会有所偏差。无论对于正的或是负的温度系数的量，我们推导出的与温度无关的电压都是依赖于双击器件的指数特性。所以我们必须在标准CMOS工艺中找到具有这种特性的结构，在n-well工艺中，pnp晶体管可以按图18所示结构构成。N阱中的P+区作为发射区，N阱本身作为基区。P型衬底作为集电区。所以电路采用pnp晶体管与CMOS工艺兼容。图18版图设计如图19所示图19四、版图验证（版图验证，包括DRC、LVS、PEX）4.1 DRC验证 DRC验证主要有两种方法，DIVA和Calibre，DIVA是Cadence的Virtuoso传统的版图验证工具，是Virtuoso的组成部分。但由于DIVA对大规模集成电路版图的验证能力较弱，LVS设置麻烦，近些年被新兴的工具所代替如calibre、hercules等。本次课程设计也主要采用Mentor的calibre进行版图的DRC验证。DRC通过后的summary report如图20，这里报出两个错误，是金属2(METAL2)的密度问题，可以通过扩大金属二的面积来解决。图204.2版图的LVS验证用同样的方法，在版图编辑界面，菜单calibre-> Run LVS, 设置好runset file path后,继续设置LVS Rules File 和LVS Run Directory，同时设置环境变量，在setup->Set Environment中设置，runset value为当前目录。LVS的information and warning的结果如图21所示。图214.3 PEX版图提取PEX的过程和LVS过程基本一致，这是由于PEX首先也要做LVS，然后进行寄生参数提取。提取结果如图21所示。在版图编辑界面，菜单calibre->Run PEX，同LVS设置一样，先是PEX Rules File,然后是PEX Run Directory，点击Run PEX进行PEX提取，结果如图22所示。图22五、结果分析及性能评估本次课程设计的带隙基准电路得到了约为1.26V的带隙电压而且与与温度基本无关，达到设计要求。但是仍然存在几个问题：1、集电极电流变化：图3设计的电路违背了早先的一个假设：由VTlnn给出的晶体管的集电极电流是正比于T的，而-1.811mV/°K是由固定电流导出的。如果集电极电流与绝对温度成正比，那么VBE的温度系数会发生变化，会比-1.811mV/°K的绝对值略小些。2、运放的失调和输出阻抗：由于电路的不对称性（mismatch），运放会受到输入“失调”影响，失调也就是，如果运放输入为零而其输出电压不为零。图3所示电路中运放的输入失调电压会使输出电压产生误差。近而增大了输出电压的温度系数。3、由于带隙电压不是从运放的输出端提出，所以使得所设计的带隙基准电路的驱动能力较弱，在实际应用时应该加一个反相器或者缓冲器来增强驱动能力。六、结论：通过这次课程设计，我独立一人完成了从电路设计、仿真到版图设计、验证的全过程，最后只是没有流片生产。这次课程设计采用了基于SPICE的仿真模拟软件SPECTRE，从中学习到了进行电路模拟的方法和技巧。同时也学习了IC的版图设计以及版图EDA工具的使用：采用calibre做DRC、LVS、PEX的验证。这些能力都是以后从事IC设计的基本要求。电路设计我参考了Razavi教材第十一章的部分内容，加上了自己的一些想法，经过仿真模拟后结果还是达到要求的。让我对带隙基准电路的结构原理有了更深刻的认识，同时也明白了理论设计的电路在实际生产中还要考虑到更多实际的问题，比如工艺要求、温度、非线性和不匹配等等。版图设计更是让我印象尤为深刻，对于在集成电路设计原理一课中学习的关于版图布局布线的原则有了更好的理解，从理论到实践，课程设计是一个绝对必要的过程。