2015年计算机组成原理复习题(共43页).doc

精选优质文档-倾情为你奉上计算机组成原理习题一、选择题1  从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多数计算机仍属于（ ）计算机。 A  并行    B  冯·诺依曼    C  智能    D  串行2  某机字长32位，其中1位表示符号位。若用定点整数表示，则最小负整数为（  ）。 A  -(231-1)    B  -(230-1)    C  -(231+1)    D  -(230+1)3  以下有关运算器的描述，（ ）是正确的。A  只做加法运算    B  只做算术运算C  算术运算与逻辑运算    D  只做逻辑运算4  EEPROM是指（  ）。A  读写存储器   B  只读存储器   C  闪速存储器   D  电擦除可编程只读存储器5  常用的虚拟存储系统由（  ）两级存储器组成，其中辅存是大容量的磁表面存储器。A  cache-主存    B  主存-辅存    C  cache-辅存    D  通用寄存器-cache6 冯·诺依曼机工作的基本方式的特点是（  ）。A  多指令流单数据流 B 按地址访问并顺序执行指令C堆栈操作 D 存贮器按内容选择地址7  在机器数（ ）中，零的表示形式是唯一的。A  原码    B  补码    C  反码8  在定点二进制运算器中，减法运算一般通过（ ）来实现。A  原码运算的二进制减法器 B  补码运算的二进制减法器C  原码运算的十进制加法器    D  补码运算的二进制加法器9 某计算机字长32位，其存储容量为256MB，若按单字编址，它的寻址范围是（ ）。A  064MB    B  032MB    C  032M    D  064M10虚拟存储技术主要解决存储器的（ ）问题。A  速度    B  扩大存储容量    C  成本    D  前三者兼顾11 下列数中最小的数是（  ）。A  （）2    B  （52）8    C  （）BCD    D  （23）1612  某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线的数目是（ ）。A  8，512    B  512，8    C  18，8    D  19，813 交叉存储器实质上是一种多模块存储器，它用（ ）方式执行多个独立的读写操作。A  流水式并行    B  资源重复    C  顺序    D  资源共享14 运算器的核心功能部件是（ ）。A  数据总线    B  ALU    C  状态条件寄存器    D  通用寄存器15 某单片机字长32位，其存储容量为4MB。若按字编址，它的寻址范围是（  ）。A  1M    B  4MB    C  4M    D  1MB16   某SRAM芯片，其容量为1M×8位，除电源和接地端外，控制端有E和R/W#，该芯片的管脚引出线数目是（ ）。A  20    B  28    C  30    D  3217   双端口存储器所以能进行高速读/写操作，是因为采用（  ）。A  高速芯片    B  新型器件     C  流水技术    D  两套相互独立的读写电路18 某机字长64位，1位符号位，63位表示尾数，若用定点整数表示，则最大正整数为（ ）。A  +(263-1)    B  +(264-1)    C  +(263+1)    D  +(264+1)19 请从下面浮点运算器中的描述中选出两个描述正确的句子（ ）。A  浮点运算器可用两个松散连接的定点运算部件阶码和尾数部件来实现。B  阶码部件可实现加，减，乘，除四种运算。C  阶码部件只进行阶码相加，相减和比较操作。D  尾数部件只进行乘法和除法运算。20  存储单元是指（）。A  存放1个二进制信息位的存储元    B  存放1个机器字的所有存储元集合C  存放1个字节的所有存储元集合    D  存放2个字节的所有存储元集合21  某机字长32位，存储容量1MB，若按字编址，它的寻址范围是（  ）。A  01M    B  0512K    C  056K    D  0256K22 直接映射cache的主要优点是实现简单。这种方式的主要缺点是（ ）。A  它比其他cache映射方式价格更贵B  如果使用中的2个或多个块映射到cache同一行，命中率则下降C  它的存取时间大于其它cache映射方式D  cache中的块数随着主存容量增大而线性增加23 虚拟存储器中段页式存储管理方案的特性为（  ）。A  空间浪费大，存储共享不易，存储保护容易，不能动态连接B  空间浪费小，存储共享容易，存储保护不易，不能动态连接C  空间浪费大，存储共享不易，存储保护容易，能动态连接D  空间浪费小，存储共享容易，存储保护容易，能动态连接24 主存贮器和CPU之间增加cache的目的是（  ）。A  解决CPU和主存之间的速度匹配问题    B  扩大主存贮器容量C  扩大CPU中通用寄存器的数量 D 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量25 冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（  ）。A 指令操作码的译码结果 B 指令和数据的寻址方式C 指令周期的不同阶段 D 指令和数据所在的存储单元26 一个C语言程序在一台32位机器上运行。程序中定义了三个变量x、y和z，其中x和z为int型，y为short型。当x = 127，y = -9时，执行赋值语句z = x+y后，x、y和z的值分别是（  ）。A x = FH，y = FFF9H，z = H B x = FH，y = FFF9H，z = FFFF0076HC x = FH，y = FFF7H，z = FFFF0076H D x = FH，y = FFF7H，z = H27浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X = 27´29/32，Y = 25´5/8，则用浮点加法计算X+Y的最终结果是（  ）。 A 00111 B 00111 C 01000 D发生溢出28 某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是（  ）。A 0 B 2 C 4 D 629 某计算机主存容量为64 KB，其中ROM区为4 KB，其余为RAM区，按字节编址。现要用2 K×8位的ROM芯片和4 K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是（  ）。 A 1、15B 2、15C 1、30D 2、3030 假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（  ）。A 5% B 9.5%C 50%D 95%31 下列选项中，能缩短程序执行时间的措施是I 提高CPU时钟频率II优化数据通路结构 III 对程序进行编译优化A 仅I和IIB 仅I和IIIC II和IIID I、II和III32假定有4个整数用8位补码分别表示为r1=FEH，r2=F2H，r3=90H，r4=F8H。若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是A r1×r2B r2×r3C r1×r4D r2×r433 假定变量i、f和d的数据类型分别为int、float和double（int用补码表示，float和double分别用IEEE 754单精度和双精度浮点数格式表示），已知i=785，f=1.5678e3，d=1.5e100。若在32位机器中执行下列关系表达式，则结果为“真”的是Ii = (int) (float) iIIf = (float) (int) fIIIf = (float) (double) fIV(d+f) - d = fA 仅I和II B 仅I和III C 仅II和III D 仅III和IV34假定用若干个2K×4位的芯片组成一个8 K×8位的存储器，则地址0B1FH所在芯片的最小地址是A 0000HB 0600HC 0700HD 0800H35下列有关RAM和ROM的叙述中，正确的是IRAM是易失性存储器，ROM是非易失性存储器IIRAM和ROM都采用随机存取方式进行信息读取IIIRAM和ROM都可用作Cache IVRAM和ROM都需要进行刷新A 仅I和II B 仅II和IIIC 仅I、II和IVD 仅II、III和IV36下列选项中，描述浮点数操作速度指标的是A MIPS B CPI C IPC D MFLOPS37 float型数据通常用IEEE 754单精度浮点数格式表示。若编译器将float型变量x分配在一个32位浮点寄存器FR1中，且x=-8.25，则FR1的内容是A C104 0000H B C242 0000H C C184 0000H D C1C2 0000H38下列各类存储器中，不采用随机存取方式的是A EPROM B CDROM C DRAM D SRAM39某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M×8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是A 22位 B 23位 C 25位 D 26位 40 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（ ）。A  堆栈寻址方式    B  立即寻址方式    C  隐含寻址方式    D  间接寻址方式 41  RISC访内指令中，操作数的物理位置一般安排在（  ）。A  栈顶和次栈顶     B  两个主存单元 C  一个主存单元和一个通用寄存器 D  两个通用寄存器42 某CPU主频为1.03GHz，采用4级指令流水线，每个流水段的执行需要1个时钟周期，假设CPU执行了100条指令，在其执行过程中，没有发生任何流水线阻塞，此时流水线的吞吐率为（  ）。A 0.25×109条令/秒B 0.97×109 条指令/秒C 1.0×109条令/秒 D 1.03×109条指令/秒43  寄存器间接寻址方式中，操作数在（ ）。   A  通用寄存器    B  主存单元    C  程序计数器    D  堆栈 44  机器指令与微指令之间的关系是（   ）。A  用若干条微指令实现一条机器指令    B  用若干条机器指令实现一条微指令C  用一条微指令实现一条机器指令     D  用一条机器指令实现一条微指令 45  描述多媒体CPU基本概念中，不正确的是（ ）。A  多媒体CPU是带有MMX技术的处理器    B  MMX是一种多媒体扩展结构C  MMX指令集是一种多指令流多数据流的并行处理指令D  多媒体CPU是以超标量结构为基础的CISC机器 46  流水线中造成控制相关的原因是执行（ ）指令而引起。 A  条件转移    B  访内    C  算逻    D  无条件转移 47  PCI总线是一个高带宽且与处理器无关的标准总线。下面描述中不正确的是（  ）。A  采用同步定时协议    B  采用分布式仲裁策略 C  具有自动配置能力    D  适合于低成本的小系统48 同步控制是（ ）。A  只适用于CPU控制的方式 B  只适用于外围设备控制的方式C  由统一时序信号控制的方式    D  所有指令执行时间都相同的方式 49  描述PCI总线中基本概念不正确的句子是（  ）。A  PCI总线是一个与处理器无关的高速外围设备 B  PCI设备一定是主设备C  PCI总线的基本传输机制是猝发式传送     D  系统中只允许有一条PCI总线 50  当前的CPU由（ ）组成。A  控制器    B  控制器、运算器、cache C  运算器、主存    D  控制器、ALU、主存 51  流水CPU是由一系列叫做“段”的处理部件组成。和具备m个并行部件的CPU相比，一个m段流水CPU的吞吐能力（  ）。A  具备同等水平     B  不具备同等水平C  小于前者 D  大于前者52  为确定下一条微指令的地址，通常采用断定方式，其基本思想是（ ）。A  用程序计数器PC来产生后继微指令地址B  用微程序计数器µPC来产生后继微指令地址C  通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址D  通过指令中指定一个专门字段来控制产生后继微指令地址 53   用于对某个寄存器中操作数的寻址方式为（ ）。A  直接    B  间接    C  寄存器直接    D  寄存器间接 54 程序控制类的指令功能是（  ）。A  进行算术运算和逻辑运算 B  进行主存与CPU之间的数据传送C  进行CPU和I/O设备之间的数据传送     D  改变程序执行的顺序 55指令周期是指（   ）。A  CPU从主存取出一条指令的时间 B  CPU执行一条指令的时间C  CPU从主存取出一条指令加上执行一条指令的时间    D  时钟周期时间56  CPU中跟踪指令后继地址的寄存器是（  ）。A  地址寄存器    B  程序计数器    C  指令寄存器    D  通用寄存器57  某寄存器中的数值为指令码，只有CPU的（  ）才能识别它。A  指令译码器    B  判断程序    C  微指令    D  时序信号58  在集中式总线仲裁中，（   ）方式响应时间最快，（ ）方式对（ ）最敏感。A  独立请求方式    B  计数器定时查询方式    C  菊花链方式 D 电路故障59  从以下有关RISC的描述中，选择正确的答案（ ）A 采用RISC技术后，计算机的体系结构又恢复到早期的比较简单的情况。B 为了实现兼容，新设计的RISC，是从原来CISC系统的指令系统中挑选一部分实现的。C RISC的主要目标是减少指令数。D RISC设有乘、除法指令和浮点运算指令。60 同步通信之所以比异步通信具有较高的传输频率，是因为同步通信（ ）A 不需要应答信号 B 总线长度较短C 用一个公共时钟信号进行同步 D 各部件存取时间比较接近61 采用串行接口进行7位ASCII码传送，带有一位奇校验位、1位起始位和1位停止位，当波特率为9600波特时，字符传送速率为（ ）。A 960 B 873 C 1371 D 48062 系统总线中地址线的功能是（ ）。A 选择主存单元地址 B 选择进行信息传输的设备C 选择外存地址 D 指定主存和I/O设备接口电路的地址63 系统总线中控制线的功能是（ ）A 提供主存、I/O接口设备的控制信号和响应信号 B 提供数据信息C 提供时序信号 D 提供主存、I/O接口设备的响应信号64 PCI总线的基本传输机制是猝发式传送。利用（ ）可以实现总线间的（ ）传送，使所有的存取都按CPU的需要出现在总线上。PCI允许（ ）总线（ ）工作。A 桥 B 猝发式 C 并行 D 多条65 InfiniBand是一个高性能的（ ）标准，数据传输率达（ ），它可连接（ ）台服务器，适合于高成本的（ ）计算机的系统。A I/O B 30GB/s C 64000 D 较大规模66 计算机的外围设备是指（ ）。A 输入/输出设备 B 外存储器 C远程通信设备 D 除了CPU和内存以外的其它设备67 CRT的颜色数为256色，则刷新存储器每个单元的字长是（ ）。A 256位 B 16位 C 8位 D 7位68 CRT的分辨率为1024×1024像素，像素颜色数为256，则刷新存储器的容量是（ ）。A 512KB B 1MB C 256KB D 2MB69 显示器的主要参数之一是分辨率，其含义为（ ）。A 显示屏幕的水平和垂直扫描频率 B 显示屏幕上光栅的列数和行数C 可显示不同颜色的总数 D 同一副画面允许显示不同颜色的最大数目70在微型机系统中外围设备通过（ ）与主板的系统总线相连接。 A 适配器 B 设备控制器 C 计数器 D 寄存器71 中断向量地址是：（ ）。A 子程序入口地址 B 中断服务例行程序入口地址C中断服务例行程序入口地址的指示器 D 中断返回地址72为了便于实现多级中断，保存现场信息最有效的办法是采用（ ）。A 通用寄存器 B 堆栈 C 存储器 D 外存73允许响应中断请求的条件是（ ）。A 一条指令执行结束 B 一次 I/O 操作结束C 机器内部发生故障 D 一次DMA 操作结束74 下述I/O控制方式中，主要由程序实现的是_。A PPU(外围处理机)方式 B 中断方式 C DMA方式 D 通道方式75 采用DMA方式传送数据时，每传送一个数据要占用（ ）的时间。A 一个指令周期 B 一个机器周期 C 一个时钟周期 D 一个存储周期76 下面有关“中断”的叙述，（ ）是不正确的。A 一旦有中断请求出现，CPU立即停止当前指令的执行，转而去受理中断请求B CPU响应中断时暂停运行当前程序，自动转移到中断服务程序C 中断方式一般适用于随机出现的服务D 为了保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行程序，必须进行现场保存操作77周期挪用方式多用于（ ）方式的输入输出中。A DMA B 中断 C 程序传送 D 通道78 为了便于实现多级中断，保存现场信息最有效的方法是采用（ ）。 A 通用寄存器 B 堆栈 C 存储器 D 外存79 通道对CPU 的请求形式是（ ）。 A 自陷 B 中断 C 通道命令 D I/O指令80 并行I/O 标准接口SCSI 中，一块适配器中可以连接（ ）台具有SCSI接口的设备。 A 6 B 8 C 8 D 1081 如果认为CPU 等待设备的状态信号是处于非工作状态（即空等待），则在下面几种主机与设备数据传送方式中，（ ）主机与设备是串行工作的，（ ）主机与设备是并行工作的。A 程序查询方式 B 中断方式 82在I/O设备、数据通道、时钟和软件这四项中，可能成为中断源的是（ ）。A I/O设备 B I/O设备和数据通道C I/O设备、数据通道和时钟 D I/O设备、数据通道、时钟和软件83单级中断与多级中断的区别是（ ）。A 单级中断只能实现单中断，而多级中断可以实现多重中断B 单级中断的硬件结构是一维中断，而多级中断的硬件结构的二维中断C 单级中断，处理机只通过一根外部中断请求线接到它的外部设备系统；而多级中断，每一个I/O 设备都有一根专用的外部中断请求线84 如果有多个中断同时发生，系统将根据中断优先级响应优先级最高的中断请求。若要调整中断事件的响应次序，可以利用（ ）。A 中断嵌套 B 中断向量 C 中断响应 D 中断屏蔽 85中断允许触发器用来（ ）A 表示外设是否提出了中断请求 B CPU是否响应了中断请求C CPU 是否正在进行中断处理 D 开放或关闭可屏蔽硬中断86下列陈述中正确的是（ ）A 在DMA 周期内，CPU 不能执行程序 B 中断发生时，CPU 首先执行入栈指令将程序计数器的内容保护起来C DMA 传送方式中，DMA 控制器每传送一个数据就窃取一个指令周期D 输入输出操作的最终目的是要实现CPU与外设之间的数据传输87某计算机主频为1.2GHz，其指令分为4类，它们在基准程序中所占比例及CPI如下表所示。指令系统所占比例CPIA502B203C104D205该机的MIPS数是（ ）。A 100 B 200 C 400 D 60088 某数采用IEEE 754单精度浮点数格式表示为C640 0000H，则该数的值是（ ）。A -1.5×213 B -1.5×212 C -0.5×213 D -0.5×21289 某字长为8位的计算机中，已知整型变量x、y的机器数分别为 x补=，y补=，若整型变量z=2*x+y/2，则z的机器数为（ ）。A 1 B 0 C 1 D 溢出90 用海明码对长度为8位的数据进行检/纠错时，若能纠正一位错，则校验位数至少为（ ）。A 2 B 3 C 4 D 5*91 某计算机主存地址空间大小为256MB，按字节编址。虚拟地址空间大小为4GB，采用页式存储管理，页面大小为4KB，TLB（快表）采用全相联映射，有4个页表项目，内容如下表所示。有效位标记页框号0FF180H0002H13FFF1H0035H002FF3H0351H103FFFH0153H则对虚拟地址03FF F180H进行虚实地址变换的结果是（ ）。A 015 3180H B 003 5180H C TLB缺失 D 缺页92假设变址寄存器R的内容1000H，指令中的形式地址为2000H：地址1000H中的内容为2000H，地址2000H中的内容为3000H，地址3000H中的内容为4000H，则变址寻址方式下访问到的操作数是（ ）。A、1000H B、2000HC、3000H D、4000H93下列选项中，用于设备和设备控制器（I/O接口）之间互连的接口标准是（ ）。A、 PCI B、USB C、AGP D、PCI-Express*94下列选项中，用于提高RAID可靠性的措施有（ ）。. 磁盘镜像 . 条带化 . 奇偶校验 .增加Cache机制A 仅、 B、仅、 C 仅、和 D、仅、和95某磁盘的转速为10 000转/分，平均寻道时间是6ms，磁盘传输速率是20MB/s，磁盘控制器延迟为0.2ms，读取一个4KB的扇区所需的平均时间约为A 9ms B 9.4ms C 12ms D 12.4ms96下列关于中断I/O方式和DMA方式比较的叙述中，错误的是（ ）。A 中断I/O方式请求的是CPU处理时间，DMA方式请求的是总线使用权B 中断响应发生在一条指令执行结束后， DMA响应发生在一个总线事务完成后C 中断I/O方式下数据传送通过软件完成，DMA方式下数据传送由硬件完成D 中断I/O方式适用于所有外部设备，DMA方式仅适用于快速外部设备97 假设基准程序A在某计算机上的运行时间为100秒，其中90秒为CPU时间，其余为I/O时间。若CPU速度提高50%，I/O速度不变，则运行基准程序A所耗费的时间是（ ）。A 55秒 B 60秒 C 65秒 D 70秒98 假设编译器规定int和short类型长度分别为32位和16位，若有下列C语言语句： unsigned short x = 65530; unsigned int y = x; 得到y的机器数为（ ）。A 0000 7FFAH B 0000 FFFAH C FFFF 7FFAH D FFFF FFFAH99 float类型（即IEEE754单精度浮点数格式）能表示的最大整数是（ ）。A 2126-2103 B 2127-2104 C 2127-2103 D 2128-2104100 某计算机存储器按字节变址，采用小端方式存放数据。假定编译器规定int型和short型长度分别为32位和16位，并且数据按边界对齐存储。某C语言程序段如下：struct int a; char b; short c; record;record. a = 273;若record变量的首地址为0xC008，则地址0xC008中内容及record.c的地址是（ ）。A 0x00、0xC00D B 0x00、0xC00E C 0x11、0xC00D D 0x11、0xC00E101 下列关于闪存（Flash Memory）的叙述中，错误的是（ ）。A 信息可读可写，并且读、写速度一样快B 存储元由MOS管组成，是一种半导体存储器C 掉电后信息不丢失，是一种非易失性存储器D 采用随机访问方式，可替代计算机外部存储器102 假设某计算机按字编址，Cache有4个行，Cache和主存之间交换的块大小为1个字。若Cache的内容初始为空，采用2路组相联映射方式和LRU替换算法，当访问的主存地址依次为0，4，8，2，0，6，8，6，4，8时，命中Cache的次数是（ ）。A 1 B 2 C 3 D 4103 某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接编码法，共有33个微命令，构成5个互斥类，分别包含7、3、12、5和6个微命令，则操作控制字段至少有（ ）。A 5位 B 6位 C 15位 D 33位104某同步总线的时钟频率为100MHz，宽度为32位，地址/数据线复用，每传输一个地址或数据占用一个时钟周期。若该总线支持突发（猝发）传输方式，则一次“主存写”总线事务传输128位数据所需要的时间至少是（ ）。A 20ns B 40ns C 50ns D 80ns105 下列关于USB总线特性的描述中，错误的是（ ）。A 可实现外设的即插即用和热插拔 B 可通过级联方式连接多台外设C 是一种通信总线，可连接不同外设 D 同时可传输2位数据，数据传输率高106下列选项中，在I/O总线的数据线上传输的信息包括（ ）。、I/O接口中的命令字 、I/O接口中的状态字 、中断类型号A 仅、 B 仅 、 C 仅、 D 、107 响应外部中断的过程中，中断隐指令完成的操作，除保护断点外，还包括（ ）。I、关中断 、保存通用寄存器的内容 、形成中断服务程序入口地址并送PCA 仅I、 B 仅I、 C 仅、 D I、108 下列寄存器中，汇编语言程序员可见的是（ ）。A 存储器地址寄存器（MAR）B 程序计数器（PC）C 存储器数据寄存器（MDR）D 指令寄存器（IR）109 下列选项中，不会引起指令流水线阻塞的是A 数据旁路（转发）B 数据相关 C 条件转移 D 资源冲突110下列选项中的英文缩写均为总线标准的是（ ）。A PCI、CRT、USB、EISAB ISA、CPI、VESA、EISAC ISA、SCSI、RAM、MIPSD ISA、EISA、PCI、PCI-Express111 单级中断系统中，中断服务程序内的执行顺序是（ ）。I保护现场II开中断III关中断IV保存断点V中断事件处理VI恢复现场VII中断返回A IVVIIIVIIB IIIIVVIIC IIIIVVVIVIID IVIVVIVII112假定一台计算机的显示存储器用DRAM芯片实现，若要求显示分辨率为1600×1200，颜色深度为24位，帧频为85 Hz，显存总带宽的50%用来刷新屏幕，则需要的显存总带宽至少约为（ ）。A 245 MbpsB 979 MbpsC 1 958 MbpsD 7 834 Mbps113偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址。下列寻址方式中，不属于偏移寻址方式的是（ ）。A 间接寻址 B 基址寻址 C 相对寻址 D 变址寻址114某机器有一个标志寄存器，其中有进位/借位标志CF、零标志ZF、符号标志SF和溢出标志OF，条件转移指令bgt（无符号整数比较大于时转移）的转移条件是（ ）。A CF+OF1B /SF+ ZF1 C /(CF+ZF)=1 D /(CF+SF)=1115下列给出的指令系统特点中，有利于实现指令流水线的是（ ）。. 指令格式规整且长度一致 指令和数据按边界对齐存放只有Load/Store指令才能对操作数进行存储访问A 仅、 B 仅、 C 仅、 D 、116假定不采用Cache和指令预取技术，且机器处于“开中断”状态，则在下列有关指令执行的叙述中，错误的是（ ）。A 每个指令周期中CPU都至少访问内存一次B 每个指令周期一定大于或等于一个CPU时钟周期C 空操作指令的指令周期中任何寄存器的内容都不会被改变D 当前程序在每条指令执行结束时都可能被外部中断打断117在系统总线的数据线上，不可能传输的是（ ）。A 指令 B 操作数C 握手（应答）信号 D 中断类型号118某计算机有五级中断L4L0，中断屏蔽字为M4M3M2M1M0，Mi=1（0i4）表示对Li级中断进行屏蔽。若中断响应优先级从高到低的顺序是L4L0L2L1L3 ，则L1的中断处理程序中设置的中断屏蔽字是（ ）。A 11110 B 01101 C 00011 D 01010119某计算机处理器主频为50MHz，采用定时查询方式控制设备A的I/O，查询程序运行一次所用的时钟周期数至少为500。在设备A工作期间，为保证数据不丢失，每秒需对其查询至少200次，则CPU用于设备A的I/O的时间占整个CPU时间的百分比至少是A 0.02% B 0.05% C 0.20% D 0.50%二 填空题1 -27/64表示成IEEE754标准的32位浮点规格化数是（用16进制表） 。2 描述计算机性能的指标中，MFLOPS表示的含义是 。3 设存储器容量为32字，字长为64位，模块数m=4,存储周期T=200ns,总线传送周期=50ns，数据总线宽度为64位，采用交叉存储器组织方式，其带宽是 。4 假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是 。5 在多级存储体系中，cache存储器的主要功能是_ 。6为了实现CPU对主存储器的读写访问，它们之间的连线按功能划分应当包括 _ _、_、控制总线三类。7 双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用_ _并行技术，后者采用_ _并行技术。8  虚拟存储器分为页式、_ _式、_ _式三种。9计算机中并行性的三种形式：_ _、_ _、_ _。10  数的真值变成机器码可采用：_ _， _ _，_ _，_ _。11 广泛使用的_ _和_ _都是半导体随机读写存储器。前者的速度比后者快，但集成度不如后者高。12 反映主存速度指标的三个术语是：_ _、_ _和_ _。13 定点32位字长的字，采用2的补码形式表示时，一个字所能表示的整数范围是_ _。14  IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它能表示的最大规格化正数为_ _。15 浮点加、减法运算的步骤是_ _、_ _、_ _、_ _。16 某计算机字长32