数字电子钟实训报告.doc
精选优质文档-倾情为你奉上数字电子钟的设计课程设计任务书一、设计课题1. 数字电子钟2. 红绿灯控制器3. 抢答器设计二、设计目的1. 熟悉数字系统的分析和设计方法；2. 熟悉合理选用集成电路的方法；3. 提高电路布局、布线以及检查和排除故障的能力；4. 培养正确选择和运用测试仪器对数字系统进行正确测试的能力；5. 培养书写设计报告的能力。三、内容与进程1. 收集资料、消化资料、设计电路；2. 提出元气件清单；3. 用EWB调试、仿真；4. 写设计报告；5. 参加集体答辩。四、考核办法根据设计报告、EWB仿真结果、设计期间表现以及答辩情况，在一周内定成绩。五、说明设计报告要求：封面、课题概述、设计原理、原理图、元气件明细表、参考文献、设计总结。 2010-11-23目录1.课题概述：数字电子钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒。因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路和振荡器组成。主电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态用七段显示译码器译码，通过七段显示器显示出来。校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整。2.设计原理（数字电子钟结构框图）：数字电子钟是一个典型的数字电路系统，其由直流稳压电源，秒脉冲发生器，时、分、秒计数器以及校时和显示电路组成结构框图如下： 时显示器分显示器秒显示器时计时器分计时器秒计时器校时电路石英晶体振荡器分频器 图表 12.1石英晶体振荡器：石英晶体振荡器的特点是振荡频率准确，电路结构简单，频率易调节。给数字钟提供一个频率稳定准确的32768Hz的方波信号, 可保证数字钟的走时准确及稳定.图2是工作于并联谐振状态的CMOS门电路振荡器，晶体等效一个电感（晶体工作于串联谐振频率与并联谐振频率之间时，晶体呈电感性）与外接的电容构成三点式LC振荡器，通过外接的电容可对频率进行微调图22.2 时、分、秒计数器的设计：2.2.1 元器件的选择：74LS160 同步十进制计数器、与非门2.2.1.1 74LS160的管脚如图表2 所示，其中VCC为电源，GND为接地端，CLR为异步置数端，CLK为时钟控制端，而且是上升沿有效，RCO为进位输出端，ENP和GND是计数使能端，A、B、C、D为预置数据输入端，QA、QB、QC、QD是输出端，图表 2 集成同步十进制计数器2.2.2 二十四进制计数器电路图 工作原理：利用计数器的计数功能：当LOAD=ENT=CLR=ENP=1时，CLK端输入计数脉冲时计数器就开始进行8421BCD码的规律进行十进制加法计数了。开始用两片级联实现一百进制计数，当低位片计数到4，同时高位片计数到2时，用一个与非门使两芯片同时清零。计数器开始另一轮新的计数，同时实现了24进制计数。2.2.3 六十进制计数器电路图工作原理：低位片利用74LS160芯片本身属于集成十进制计数器而完成十进制计数，而高位片由于QB、QC用与非门异步清零，使计数器计数到十进制6时，自动清零，从而实现六十进制的计数。 2.2.4 模块图工作原理：用设计好的六十进制和二十四进制级联就可以显示时、分、秒的计数了。把秒计数器的QB、QC用与门接起来送到分计数器的时钟信号端，与此同时，也把分计数器的QB、QC用与门连接起来送到时计数器的的时钟信号端。这样就可以实现数字电子钟的功能了。2.3 秒脉冲谐振电路：秒脉冲产生电路由555定时器和外接元件R1、R2、C构成多谐振荡器。改变电阻或电容可以调整振荡器输出信号的频率。输出脉冲的频率经过计算得到：f1 Hz，即1秒。其电路结构图如图表4所示：图表 3 秒脉冲产生电路3. 译码显示和校时电路：3.1 元件的选择：4511BD译码显示器、LED数码管；与非门、电阻、开关、秒信号发生器。3.2 LED数码管实现N进制的显示3.3 校时电路如图工作原理：当进行“时”校准时，K1断开、K2闭合、K3接门G5输入端，秒脉冲通过门G1送入时计数器个位，实现快速计数，一旦时校准后，即闭合K1，以切断秒信号与时计数器的直接联系。当进行“分”校准时，K1闭合、K2断开、K3接门G5输入端，其工作过程与时校准差不多，当进行“秒”校准时，开关K1,K2闭合，K3接门G6输入端，门G4开启，0.5s脉冲通过门G4，G3，使秒计数器计数速度提高一倍，实现“秒”校时，当秒校准后，开关K3接门G5输入端，数字钟即按校准后的时间工作。门G5,G6组成RS触发器，是为了防止开关抖动。4. 分频器：4.1 元器件的选择：4060BP、CT74LS73.5. 元器件的明细表序号元器件型号单价（元）数量1计数器CT74LS161162电阻0.0573非门CMOS0.124与非门CMOS0.195与门COMS0.126开关0.237译码器CD4511168数码管0.569电容0.05510触发器CT74LS73116. 参考文献：1. 数字电子技术 2. 湖南工院数字电子技术课程设计指导书3. 数字电路与逻辑设计实验及应用7.设计心得体会： 本次设计电路其实不难，原理清楚，但是遇到问题却比想象中多，任何一点小错误都会让努力白费，所以细心，耐心是一定要的。数字电路复杂，因此需要我们连接时要有好的布局和合理的布线规则，如将电源线，地线，传输线，暂时产生的线分别开来，用不同的颜色，或者以单元电路的形式分开，为以后查错或者改正带来极大的方便，在连接每一根线时，既要注意连线的长短要适中。 通过这次数字时钟的设计，让我们了解了设计电路的程序，也让我了解了关于数字时钟的原理与设计理念，要设计一个电路总要先用仿真软件仿真成功之后才实际接线的。 通过这次学习，让我们对各种电路都有了大慨的了解，所以说，坐而言不如立而行，对于这些电路还是应该自己动手实际操作才会有深刻的印像。74LS161构成的数字电子钟74LS161是常用的可预置四位二进制计数器(并清除异步)四位二进制，它可以灵活的运用在各种数字电路，以及单片机系统中实现分频器等很多重要的功能，74161具有以下功能： 异步清零 当 （CLR）=0时，不管其他输入端的状态如何（包括时钟信号CP ），计数器输出将被直接置零，称为异步清零。 同步并行预置数在 =1的条件下，当 (LOAD)=0、且有时钟脉冲CP 的上升沿作用时，D0、D1、D2、D3 输入端的数据将分别被Q0Q3所接收。由于这个置数操作要与CP 上升沿同步，且D0、D1、D2、D3的数据同时置入计数器，所以称为同步并行置数。 保持 在 = =1的条件下,当ENT=ENP=0,即两个计数使能端中有0时,不管有无CP 脉冲作用，计数器都将保持原有状态不变(停止计数)。需要说明的是，当ENP=0, ENT=1时，进位输出C也保持不变；而当ENT=0时，不管ENP状态如何，进位输出RCO=0。 计数 当 = =ENP=ENT=1时，74161处于计数状态,电路从0000状态开始，连续输入16个计数脉冲后，电路将从1111状态返回到0000状态，RCO端从高电平跳变至低电平。可以利用RCO端输出的高电平或下降沿作为进位输出信号。： 74LS290构成的数字时钟74LS290的功能 ：它是异步十进制计数器，二-五-十进制计数器，它是异步清零，功能如下：（1） 异步清零端R0,R1为高电平时，只要置 9 端S0, S1 有一个为低电平，就可以成清零功能；（2） 当S0,S1 均为高电平时，不管其他输入端状态如何，就可以完成置9功能；（3） 当 R0,R1 中有一个以及 S0,S1 中有一个同时为低电平时，在时钟端/CP0,/CP1 脉下降沿作用下进行计数操作：1) 十进制计数：应将/CP1 与 Q0 连接，计数脉冲由/CP0 输入。2) 二、五混合进制计数：将/CP0 与 Q1 连接，计数脉冲由/CP1 输入。3) 二分频、五分频计数：Q0 为二分频输出，Q1Q3 为五分频输出。专心-专注-专业
