数字电路复习题.doc

精选优质文档-倾情为你奉上一、填空题：1在计算机内部，只处理二进制数；二制数的数码为1 、0两个；写出从（000）2依次加1的所有3位二进制数：000、001、010、011、100、101、110、111 。213=（1101）2；（5A）16=（）2；（）2=（8C）16。完成二进制加法（1011）2+1=（1100）23写出下列公式：=1 ；= B ；=A+B ；=。4含用触发器的数字电路属于时序逻辑电路 （组合逻辑电路、时序逻辑电路）。TTL、CMOS电路中，工作电压为5V的是TTL ；要特别注意防静电的是CMOS 。5要对256个存贮单元进行编址，则所需的地址线是8 条。6输出端一定连接上拉电阻的是OC 门；三态门的输出状态有 1 、0 、高阻态三种状态。 7施密特触发器有 2 个稳定状态.，多谐振荡器有 0 个稳定状态。8下图是由触发器构成的时序逻辑电路。试问此电路的功能是 移位寄存器 ，是 同步 时序电路（填同步还是异步），当RD=1时，Q0Q1Q2Q3= 0000 ，当RD=0，DI=1，当第二个CP脉冲到来后，Q0Q1Q2Q3= 0100 。1DC1FF01DC1FF01DC1FF01DC1FF0RDRDRDRDQ3Q2Q1Q0DIRDCP(图一)1和二进制数(.001)等值的十六进制数是( B )A(747.2)16B(1E7.2)16C(3D7.1) 16D(F31.2) 162和逻辑式相等的式子是( A )AAC+BB BCCBD332位输入的二进制编码器，其输出端有( D )位。A. 256 B. 128 C. 4 D. 54n位触发器构成的扭环形计数器,其无关状态数为个( B )A2n-nB2n-2nC2nD2n-154个边沿JK触发器,可以存储( A )位二进制数A4B8C166三极管作为开关时工作区域是( D )A饱和区+放大区B击穿区+截止区C放大区+击穿区D饱和区+截止区7.下列各种电路结构的触发器中哪种能构成移位寄存器（ C ）A基本RS触发器B同步RS触发器C主从结构触发器8施密特触发器常用于对脉冲波形的（ C ）A定时B计数C整形1八进制数 (34.2 ) 8 的等值二进制数为11100.01 ；十进制数 98 的 8421BCD 码为 。2试写出下列图中各门电路的输出分别是什么状态（高电平、低电平）？（其中（A）（B）为TTL门电路，而（C）为CMOS门电路）（A） （B） （C）Y1= 02 Y2= 1 Y3= 1 3一个 JK 触发器有2 个稳态，它可存储1 位二进制数。 4 单稳态触发器 有一个稳定状态和一个暂稳状态。 施密特触发器 有两个稳定状态、有两个不同的触发电平，具有回差特性。 多谐振荡器 没有稳定状态，只有两个暂稳态。以上三种电路均可由 555定时器 外接少量阻容元件构成。A B F 1 F 2F 30 0 1 1 0 0 1 0 1 1 1 0 0 1 1 1 1 1 0 1 5常用逻辑门电路的真值表如右图所示，则 F1 、F2 、F 3 分别属于何种常用逻辑门。F1 同或 ，F2 与非门 ，F3 或非 。6OC门的输出端可并联使用，实现_线与_功能；三态门的输出状态有_0_、 1 、 高阻 三种状态。7时序逻辑电路的输出不仅和_输入 _有关，而且还与_电路原来状态_有关。1(.101)2=1647.625 10=11.18421BCD2已知N的补码是1.，则N的原码是1.，反码是1.。3假设Zi为电路的输出，xi为电路的输入，yi为电路的状态，Zi=fi(x1xn,y1yn)，i=1,2r，Zi描述的是组合逻辑电路； Zi=fi(x1xn)，i=1,2r，Zi描述的是时序逻辑电路。45位扭环形计数器的无效状态为22。5如用0V表示逻辑1，-10V表示逻辑0，这属于 正逻辑。6不会出现的变量取值所对应的最小项叫约束项。7对160个符号进行二进制编码，则至少需要8位二进制数。8逻辑函数 F=的最小项之和表达式为。9三态门除了输出高电平和低电平之外，还有第三种输出状态，即高阻态状态。10RS触发器的特性方程为 、_SR=0_。1二进制码表示的十进制数为218，十六进制为DA。2D触发器的特征方程为，JK触发器的特征方程为。3在数字电路中三极管工作在0和1状态，所以数字电路只有两个状态。4A=(-59)10，A的原码是，补码是。5使用与非门时多余的输入端应接高电平，或非门多余的输入端应接低电平。6如果对72个符号进行二进制编码，则至少要7位二进制代码。7函数，其反函数为，对偶式为。8逻辑符号如图一所示，当输入，输入B为方波时，则输出F应为 方波 。9电路如图二所示，则输出F的表达式为Y=ABC。图二图一10逻辑函数的表示方法 真值表、逻辑表达式、逻辑图、卡诺图。11欲构成能记最大十进制数为999的计数器，至少需要 三 片十进制加法计数器，或三片4位二进制加法计数器芯片。12时序逻辑电路中一定是含 触发器 。13五位扭环开计数器的无效状态有22。14若一个逻辑函数由三个变量组成，则最小项共有 8 。学号： 1=( D5=( 213=( =( =( =( )8421BCD码2对于JK触发器的两个输入端，当输入信号相反时构成D触发器，当输入信号相同时构成T触发器。3组合逻辑电路的冒险现象是由竞争引起，表现为尖峰脉冲。班级： 4常见的脉冲产生电路有多谐振荡器，常见的脉冲整形电路有施密特触发器。5.触发器有2个稳态，存储8位二进制信息要8个触发器。6.M利型时序电路输出信号与输入和触发器状态有关，没有输入变量的时序电路又称穆尔型电路。7.如果某计数器中的触发器不是同时翻转，这种计数器称为异步 计数器，n进制计数器中的n表示计数器的计数状态个数，最大计数值是n-1 。二、选择题： (选择一个正确答案填入括号内，每题2分，共20分 ) 1.在四变量卡诺图中，逻辑上不相邻的一组最小项为：（ D ） Am 1 与m 3Bm 4 与m 6Cm 5 与m 13Dm 2 与m 82L=AB+C 的对偶式为：（ B ） A . A+BC B .(A+B)C C . A+B+C D. ABC 3属于组合逻辑电路的部件是（ A ）。 A编码器 B寄存器 C触发器 D计数器 4T触发器中，当T=1时，触发器实现（ C ）功能。 A置1 B置0 C计数 D保持 5指出下列电路中能够把串行数据变成并行数据的电路应该是（ C ）。 AJK触发器B3/8线译码器 C移位寄存器 D十进制计数器 6某电路的输入波形 uI和输出波形 uO下图所示，则该电路为（ C ）。 A施密特触发器 B反相器 C单稳态触发器 DJK触发器 7. 三极管作为开关时工作区域是( D )A饱和区+放大区B击穿区+截止区C放大区+击穿区D饱和区+截止区8已知逻辑函数 与其相等的函数为（ D ）。 A. B. C. D. 9.一个数据选择器的地址输入端有3个时，最多可以有（ C ）个数据信号输出。 A4 B6 C8 D16 10.用触发器设计一个24进制的计数器，至少需要( D )个触发器。A3 B4 C6 D51下列电路中不属于时序电路的是 C 。A同步计数器B异步计数器C组合逻辑电路D数据寄存器2CT74LS290计数器的计数工作方式有 C 种。A1B2 C3 D433线8线译码器有A。A3条输入线，8条输出线B8条输入线，3条输出线 C2条输入线，8条输出线D3条输入线，4条输出线4一个五位的二进制加法计数器，初始状态为00000，问经过201个输入脉冲后，此计数器的状态为 D 。A00111B00101C01000D010015若将一TTL异或门输入端A、B当作反相器使用，则A、B端的连接方式为 A 。AA或B中有一个接1BA或B中有一个接0CA和B并联使用D不能实现6.下列各种电路结构的触发器中哪种能构成移位寄存器（ C ）A基本RS触发器B同步RS触C主从结构触发器DSR锁存器7逻辑函数F(A,B,C) = AB+B C+AC'的最小项标准式为（ D ）。AF(A,B,C)=m(0,2,4) BF(A,B,C)=m(1,5,6,7)CF(A,B,C)=m (0,2,3,4) DF(A,B,C)=m(3,4,6,7)8设计一个把十进制转换成二进制的编码器，则输入端数M和输出端数N分别为（ C ）AM=N=10BM=10，N=2CM=10，N=4 DM=10，N=39数字电路中的工作信号为( B )。A直流信号B脉冲信号C随时间连续变化的电信号10 L=AB+C 的对偶式为：（ A） AA+BC B.(A+B)CC. A+B+C DABC 1数字电路中的工作信号为（ B ）。A随时间连续变化的电信号B脉冲信号C直流信号2逻辑符号如图一所示，当输入，输入B为方波时，则输出F应为（ C ）。图二图一A“1”B“0”C方波3逻辑图和输入A，B的波形如图二所示，分析在t1时刻输出F为（ A ）。A“1”B“0”C任意4图三逻辑电路为（ A ）。A与非门B与门C或门D或非门图四图三5逻辑电路如图四所示，输入A0，B1，C1，则输出F1和F2分别为（ D ）。ABCD6AB+BC+CA的“与非”逻辑式为（ B ）。ABC7逻辑电路如图五所示，其逻辑功能相当于一个（ C ）。A“与”非门B“导或”门C“与或非”门图五8与二进制数相应的十进制数为（ C ）。A110B)210C1709时序逻辑电路中一定是含（ A ）A触发器B组合逻辑电路C移位寄存器D译码器10用n个触发器构成计数器，可得到最大计数长度是（ D ）AnB2nC2nD2n-11已知某电路的真值表如下表所示，则该电路的逻辑表达式为（C）。ABCDABCYABCY000010000011101101001101011111112三输入、八输出译码器，对任一组输入值其有效输出个数为（ C ）。A3个B8个 C1个D11个3JK触发器要实现Qn+1=1时，J、K端的取值为（ D ）。AJ=0,K=1BJ=0,K=0CJ=1,K=1DJ=1,K=04.逻辑函数F=( A )。A.BB.AC.D.5五个D触发器构成环形计数器，其计数长度为（ A ）。A.5B.10C.25D.326同步时序电路和异步时序电路比较，其差异在于后者（ B ）。A.没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关7十六路数据选择器的地址输入（选择控制）端有（ C ）个。A16B2C4D88一位8421BCD码译码器的数据输入线与译码输出线的组合是（ C ）。A46B110C410D249能实现脉冲延时的电路是（ B ）。A多谐振荡器B单稳态触发器C施密特触发器10有一个左移位寄存器，当预先置入1011后，其串行固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（ A ）。A10110110110010000000B10110101001000010000三、将下列函数化简为最简与或表达式（本题 10分） 1. （代数法） 解:2、 F 2 （ A,B,C,D）=m (0,1,2,4,5,9)+d (7,8,10,11,12,13)（卡诺图法） 00011110001110111×11××10×1××CDAB1用公式化简逻辑函数：CDAB0001111000×101111110111解：2用卡诺图化简逻辑函数： ，且A，B，C，D不可能同时为0。将下列函数化简成与或式（每题5分，共15分）1解：2解：3解：将下列函数化简成与或式（每题5分，共15分）1（代数法） 解：2解：图二3用卡诺图把下逻辑函数化简成最简与或式。给定约束条件为解： CD00011110 AB 00 01 11 1010011000XXXX01XX1用公式法化简函数：2用卡诺图法将下列逻辑函数化简为最简与或式：Y=m（0,1,2,3,6,8）+d(10,11,12,13,14,15)解:12二、分析、简答题1用卡诺图化简成最简的与或式。F（A、B、C、D）=m（0，2，8，9，10，11，13，15）000111100011011111101111ABCD2用公式化简逻辑表达式。1）2）解：1）2）3试画出用反相器和集电极开路与非门实现逻辑函数。解：(2分)逻辑图略(2分)4图1、2中电路由TTL门电路构成，图3由CMOS门电路构成，试分别写出F1、F2、F3的表达式。解：1试分析图示时序逻辑电路，写出驱动方程，状态方程和输出方程，并画出状态图。说出该电路的功能，设触发器的初态为000。解：驱动方程（3分）： 输出方程（1分）：000001011111110100110101Q3Q2Q1状态方程（4分）：状态图（5分）：六位循环码计数器2下图是用二个4选1数据选择器组成的逻辑电路，试写出输出Z与输入M、N、P、Q之间的逻辑函数式（10分）。解：1用74161及适当的门电路构成十二进制计数器，要求利用同步置数端，并且置数为2（0010），画出状态图（按Q3Q2Q1Q0排列）及逻辑连线图。&1CPC110010Q3Q2Q1Q0001101000101011001111000100110101011110011012用3线8线译码器74LS138和门电路设计1位二进制全减器电路，输入为被减数、减数和来自低位的借位，输出为二数之差和向高位的借位信号（15分）。解：设A为被减数，B为减数，BO为向高位的借位，BI为来自低位的进位，S为差（2分）BIABSBO0000000111010100110010011101011100011111（5分）设A2=BI，A1=A，A0=B则逻辑图略三、已知电路及输入波形如图4（a）（b）所示，其中FF1是D锁存器，FF2是维持-阻塞D触发器，根据CP和D的输入波形画出Q1和Q2的输出波形。设触发器的初始状态均为0。四、分析图5所示电路，写出Z1、Z2的逻辑表达式，列出真值表，说明电路的逻辑功能。解：ABCZ1Z20000000111010110110110010101001100011111真值表：（3分）这是一个全减器电路。五、试分析图6各是多少进制的计数器，电路的分频比是多少？。EPETD0D1D2D3CQ0Q1Q2Q374LS1601CP1&CEPETD0D1D2D3CQ0Q1Q2Q374LS1610CP11EPETD0D1D2D3CQ0Q1Q2Q374LS161Y11 图6解：九进制计数器，分频比为1：9；63进制计数器，分频比为1：63六、电路如图7所示，其中RA=RB=10k,C=0.1f，试问：1在Uk为高电平期间，由555定时器构成的是什么电路，其输出U0的频率f0=?2分析由JK触发器FF1、FF2、FF3构成的计数器电路，要求：写出驱动方程和状态方程，画出完整的状态转换图，说明电路能否自启动；3 Q3、Q2、Q1的初态为000，Uk所加正脉冲的宽度为Tw=5/f0，脉冲过后Q3、Q2、Q1将保持在哪个状态？解：1多谐振荡器2驱动方程 000001011111110101Q3Q2Q1100101状态方程（3分）：状态图五进制计数器，能自启动3五个周期后Q3、Q2、Q1将保持在100状态。ATGCY3二、指出下图所示各符号表示电路的名称，并叙述其功能，写出Y表达式。ABC&ENY2AC&Y11OC门，。三态输出门，EN=1，；EN=0，Y2为高阻态。CMOS传输门，C=0，Y3为高阻态；C=1，Y3=A。三、化简下列各式(1)用代数法将函数F化为最简与或式。解：=ABCD000111100011110111111110111（2）用卡诺图化简函数P四、作图题CP0t0tJ0tK0tQ0t若主从结构JK触发器CP、J、K端的电压波形如下图所示，试画出Q端对应的电压波形。四、设计一个A、B、C三人表决电路，以表决某一提案是否通过，如多数赞成，则提案通过，同时A有否决权。1用4选1数据选择器74LS153来实现，连线时可附加适当门电路。ABCY000000100100011010001011110111112用3/8线译码器74LS138来实现，连线时可附加适当门电路。解:真值表1用四选一数据选择器来实现（3分）设A1=A， A0=B，则 D0=D1=0， D2=C， D3=12用译码器来实现设A2=A， A1=B，A0=C则用与非门来实现，逻辑图略五、如下图所示，根据CP波形画出Q波形。（设各触发器的初态均为1）（1） （2） （3） CP Q1Q2Q3六、试说明如下图所示的用555 定时器构成的电路功能，求出VT+ 、VT- 和VT ，并画出其输出波形。 解：施密特触发器。，七、分析下图所示电路为多少进制计数器，并画出状态转换图。Y11CPCD0 D1 D2 D3EPETQ0 Q1 Q2 Q3T4LS16011&CPCD0 D1 D2 D3EPETQ0 Q1 Q2 Q3T4LS160100000001001101111000Q3Q2Q1Q00110001001000101Y解：00000001001101111000Q3Q2Q1Q001100010010001011001都是九进制计数器。八、分析下面电路的逻辑功。要求写出驱动方程、状态方程、输出方程、填写状态转换表、画状态转换图、判断电路能否自启动、并说明电路功能&&&1J1K1K1J1J1K1CPFF0QYQQFF1FF2CPQ2Q1Q0Y00000100102010030110410005101160000011011111120000解：驱动方程 输出方程（1分）：状态方程（3分）：000001010011100101110101Q2Q1Q0Y00000111六进制计数器，能自启动四、作图题：（第1题6分，第2题4分，共10分）1555定时器应用电路如下图所示，若输入信号uI如图(b)所示，请画出uO的波形，说明这是什么电路。这是施密特触发器。2主从型JK触发器各输入端的波形如下图所示，试画出Q端对应的电压波形。SdtJKtttcpQtQcp1S J C1 K RJQSdK五、分析题。（第1题6分，第2题14分，共20分）1分析下图所示的各逻辑电路，分别写出图（a）、(b)中F1（A,B,C,D）、F2（A,B,C）、F3（A,B,C）的与或表达式。（6分） 2分 2分 2分2已知下图所示的时序逻辑电路，假设触发器的初始状态均为“0”，试分析：(1) 写出驱动方程、状态方程、输出方程。(2) 画出状态转换表，状态图，指出是几进制计数器。(3) 说明该计数器能否自启动。CLKQ3Q2Q1Y00000100102010030110410005101061101700000111110000 (1) 3分3 分 000001010011100101110111000001011分 状态转换表(2分)，状态图(2分)七进制计数器(2分)。(3) 1分 能自启动。六、设计题（第1题10分，第2题10分，共20分）1用74LS161设计一个9进制计数器。（1）同步预置法，已知S00001。（2）异步清零法。EPETD0D1D2D3CQ0Q1Q2Q374LS1611CP1&EPETD0D1D2D3CQ0Q1Q2Q374LS1611CP11&同步置数法 异步清零法每小题(5分)2设计一个组合电路，输入为A、B、C，输出为Y。当C=0时，实现Y=AB；当C=1时，实现Y=A+B。要求：列出真值表；求输出Y的最简与或表达式完全用与非门实现该逻辑关系（画逻辑图）解：真值表(3分)：ABCY00000010010001111000101111011111(2分)(2分)逻辑图略(3分)三、画图题（共10分）CP0t0tJ0tK0tQ0t若主从结构JK触发器CP、J、K端的电压波形如下图所示，试画出Q端对应的电压波形。（10分）2设触发器的初态为0，试画出同步RS触发器Q的波形四、设计一个A、B、C三人表决电路，以表决某一提案是否通过，如多数赞成，则提案通过，同时A有否决权。（10分）1用4选1数据选择器74LS153来实现，连线时可附加适当门电路。2用3/8线译码器74LS138来实现，连线时可附加适当门电路。解:1令，则，3令， 则逻辑图略五、分析图六给出的电路:（10分）74LS16174LS161&111Y(a)74LS16074LS160101Y(b)11图六CPCP1.说明这是多少进制的计数器2.两片之间是多少进制。解:（a）九十一进制计数器，两片之间为十六进制。 （5分）（b）四十进制计数器，两片之间为八进制。 （5分）六、如图所示时序逻辑电路，试分析该电路的功能，并判断能否自启动，画出状态表和状态图。（15分）解：3分 0001111100110100011011003分 状态表略3分，图2分八进制减法计数器。2分2分 能自启动。七、图七电路是一简易触摸开关电路，当手摸金属片时，发光二极管亮，经过一定时间，发光二极管熄灭。图七8 472 555 61 53 + 50F LED 0.01F 200K金属片 6V1.试问555定时器接成何种电路？2.发光二极管能亮多长时间？（10分）解:1.接成单稳态触发器 （5分）2.（5分）三、画图题（共10分）1cp边沿D触发器各输入端的波形如图，试画出Q、Q端对应的电压波形。cpQRdtDQtttt解：四、请设计一组合电路，其输入端为A，B，C，输出端为Y，要求其功能为：当A=1时，Y=B；当A=0时，Y=C。设计内容包括：1用与非门来实现2用4选1数据选择器74LS153来实现，连线时可附加适当门电路。3用3/8线译码器74LS138来实现，连线时可附加适当门电路。（15分）解：12令，则，3令， 则逻辑图略五、已知图三所示的时序逻辑电路，假设触发器的初始状态均为“0”试分析：1写出驱动方程、状态方程、输出方程。2画出状态转换图，指出是几进制计数器。3说明该计数器能否自启动。(15分)YQ3 1J C1 1KCPQ2 1J C1 1KFF2FF1Q1 1J C1 1KFF3&图三 DG &&&&&解：000001011010110101111100000001011 3分 3分 2分 2状态图4分（有效2分，无效1分，输出1分）2分 六进制计数器。31分 能自启动。六、用74LS161设计一个9进制计数器。（10分）1同步预置法，已知S00001。2异步清零法。EPETD0D1D2D3CQ0Q1Q2Q374LS1611CP1&EPETD0D1D2D3CQ0Q1Q2Q374LS1611CP11&同步置数法 异步清零法六、试说明如下图所示的用555 定时器构成的电路功能，求出VT+ 、VT- 和VT ，并画出其输出波形。 （10分） 解：施密特触发器。，四、主从JK触发器的输入波形如图所示，触发器的初始状态为Q=0，试画出端波形。（8分）解：五、分析题：（共32分）1四位超前进位全加器74283组成如下所示电路。试说明在下述情况下电路输出CO和S3、S2、S1、S0的状态。（9分）K=0，A3A2A1A0 = 0101，B3B2B1B0 = 1001K=1，A3A2A1A0 = 1011，B3B2B1B0 = 0110K=0，A3A2A1A0 = 0101，B3B2B1B0 = 1110COS3S2S1S0011101010110011解：2两片74161芯片组成的计数器电路如图所示。（9分）第一、二片74161各接成多少进制计数器？整个电路Y输出是多少进制计数器？解：第一片为6进制，第二片为4进制24进制3.分析下面电路的逻辑功。要求写出驱动方程、状态方程、输出方程、填写状态转换表、画状态转换图、判断电路能否自启动、并说明电路功能（14分）&&&1J1K1J1J1K1CLKFF0QYQQFF1FF2解：驱动方程：(3分)输出方程：(1分)状态方程：(3分)CPQ2Q1Q0Y00000100102010030110410005101160000011011111120000状态转换图：(2分) 转换表：(2分)000001010011100101110101Q2Q1Q0Y00000111六进制计数器，能自启动(3分)六、计算题（10分）由555定时器构成的电路和输入波形如图所示。输入波形的周期为, 555定时器的输出波形的周期为，并且已知试