（高职)第3章 组合逻辑电路ppt课件.ppt

第3章 组合逻辑电路第第3 3章章 组合逻辑电路组合逻辑电路知识目标知识目标 掌握组合逻辑电路的特点掌握组合逻辑电路的特点 掌握常用组合逻辑器件（编码器、译掌握常用组合逻辑器件（编码器、译码器、数据选择器码器、数据选择器/ /数据分配器、数值比数据分配器、数值比较器、加法器）的概念和特点较器、加法器）的概念和特点 技能目标技能目标 会对组合逻辑电路进行分析，判断其逻会对组合逻辑电路进行分析，判断其逻辑功能；辑功能； 能够对组合逻辑电路进行设计，画出其能够对组合逻辑电路进行设计，画出其逻辑电路图；逻辑电路图； 能根据集成芯片的功能表或时序图获悉能根据集成芯片的功能表或时序图获悉芯片的功能、使用和引脚的接法；芯片的功能、使用和引脚的接法； 能够对组合逻辑电路进行检测。能够对组合逻辑电路进行检测。 任务分析任务分析 任务任务 晶体三极管晶体三极管值分选电路值分选电路 用电压比较器和译码器构成晶体三极管用电压比较器和译码器构成晶体三极管值四值四档分选电路，档分选电路，值分选范围为：值分选范围为：100300300。 三档分选可利用窗口比较器来实现；而三档分选可利用窗口比较器来实现；而N N 档分选，档分选，除了采用除了采用N N-1-1个比较器外，还需要用译码器将比较结果个比较器外，还需要用译码器将比较结果转换成字段的显示组合，用数码管将分选结果显示出来。转换成字段的显示组合，用数码管将分选结果显示出来。 任务设计任务设计 任务实现任务实现 组合电路在某一时刻的稳定输出组合电路在某一时刻的稳定输出, ,仅仅仅取决于该时刻各个输入信号的取值组仅取决于该时刻各个输入信号的取值组合，而与电路的原态无关。合，而与电路的原态无关。3.1 3.1 组合逻辑电路的分析与设计组合逻辑电路的分析与设计3.1.1 概述概述 组合电路的特点组合电路的特点 电路不含记忆单元。电路不含记忆单元。输入到输出之间没有反馈回路。输入到输出之间没有反馈回路。 组合电路在结构上是由各门电路组成的，组合电路在结构上是由各门电路组成的，常用的中规模集成组合电路一般设有常用的中规模集成组合电路一般设有扩扩展端展端和和使能端使能端。 组合电路的描述方法主要有逻辑表达式、组合电路的描述方法主要有逻辑表达式、真值表、卡诺图和逻辑图等。真值表、卡诺图和逻辑图等。 组合逻辑电路的分析就是根据组合逻辑电路的分析就是根据给定的逻辑给定的逻辑电路图，电路图，通过分析得到其通过分析得到其逻辑功能。逻辑功能。 分析步骤分析步骤 写逻辑式写逻辑式列真值表列真值表分析并描述分析并描述逻辑功能逻辑功能 已知已知逻辑图逻辑图化简逻化简逻辑函数辑函数 3.1.2 3.1.2 组合逻辑电路的分析组合逻辑电路的分析 例题说明例题说明例：分析下图所示逻辑电路的逻辑功能。例：分析下图所示逻辑电路的逻辑功能。&1ACBFBCBAABABCABABBCBAA（1 1）写出逻辑式）写出逻辑式：ABBCBAAF（2 2）化简逻辑函数）化简逻辑函数ABBCBAAFABBCBAAABCBBAA)(ABBCAA)(ABBAABCBBCABAA)(（3 3）列出逻辑真值表）列出逻辑真值表同或逻辑同或逻辑（4 4）分析得出逻辑功能）分析得出逻辑功能AB001010100111ABBAF FAAB BC ABAAB BCABAABBCABABABA BAB=1F&1ACBFABBAF 组合逻辑电路的设计就是根据组合逻辑电路的设计就是根据给出的实际给出的实际逻辑问题逻辑问题求出实现这一关系的求出实现这一关系的逻辑电路逻辑电路。 设计步骤设计步骤写出逻辑写出逻辑式并化简式并化简画逻辑图画逻辑图已知已知逻辑要求逻辑要求列真值表列真值表逻辑逻辑抽象抽象验证是否会产验证是否会产生竞争冒险生竞争冒险,如有如有,则修正则修正3.1.3 3.1.3 组合逻辑电路的设计组合逻辑电路的设计 例例 有三个班学生上自习，大教室能容纳两个班学生，小有三个班学生上自习，大教室能容纳两个班学生，小教室能容纳一个班学生，设计两个教室是否开灯的逻辑控教室能容纳一个班学生，设计两个教室是否开灯的逻辑控制电路，要求如下：制电路，要求如下：解：解： (1)(1)分析设计要求，列出真值表分析设计要求，列出真值表确定输入、输出变量的个数，根据确定输入、输出变量的个数，根据题目要求，设输入变量为题目要求，设输入变量为A A、B B、C C 分别分别表示三个班学生是否上自习，表示三个班学生是否上自习，1 1表示上表示上自习，自习，0 0表示不上；输出变量表示不上；输出变量L L 和和 S S 分分别表示别表示大大教室、教室、小小教室的灯是否亮，教室的灯是否亮，1 1表示亮，表示亮，0 0表示不亮。表示不亮。 列出真值表如列出真值表如右表所示。右表所示。(1)(1)一个班学生上自习，开小教室的灯；一个班学生上自习，开小教室的灯；(2)(2)两个班上自习，开大教室的灯；两个班上自习，开大教室的灯；(3)(3)三个班上自习，两个教室都开灯。三个班上自习，两个教室都开灯。A B C L S0 0 00 0 00 0 10 0 10 1 00 1 00 1 10 1 11 0 01 0 01 0 11 0 11 1 01 1 01 1 11 1 1 0 0 0 0 0 0 1 1 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 11 1(2) (2) 利用卡诺图化简利用卡诺图化简L L 和和 S S，得最简表达式得最简表达式LBCACABCBAABCCBACBACBAS (3) (3) 画逻辑图画逻辑图LBCACABCBAABCCBACBACBACBAS 竞争和冒险 组合电路中，若某个变量通过组合电路中，若某个变量通过两条以上途两条以上途径径到达输入端，由于每条路径上的延迟时间不到达输入端，由于每条路径上的延迟时间不同，到达逻辑门的时间就有先有后，这种现象同，到达逻辑门的时间就有先有后，这种现象称为称为竞争竞争。 由于由于竞争竞争，就有可能使真值表描述的逻辑，就有可能使真值表描述的逻辑关系受到短暂的破坏，在输出端产生关系受到短暂的破坏，在输出端产生错误结果错误结果，这种现象称为这种现象称为冒险冒险。 3.1.4 3.1.4 组合逻辑电路的竞争与冒险组合逻辑电路的竞争与冒险1) 竞争冒险现象及其产生原因竞争冒险现象及其产生原因产生竞争冒险的原因产生竞争冒险的原因 在组合电路中，当输入信号的状态改变时，输在组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号，使电路产生错出端可能会出现不正常的干扰信号，使电路产生错误的输出，这种现象称为竞争冒险。误的输出，这种现象称为竞争冒险。产生竞争冒险的原因：主要是门电路的延迟时间产生的。产生竞争冒险的原因：主要是门电路的延迟时间产生的。AA1&Y1AAY1(a)(b)11Y2AAY2(a)(b)干扰信号干扰信号01AAY12AAY 冒险的分类当逻辑函数中有当逻辑函数中有 形式出现，就形式出现，就会产生低电平窄脉冲，这种冒险称为会产生低电平窄脉冲，这种冒险称为“0 0”型冒型冒险。险。YAAYAA当逻辑函数中有当逻辑函数中有 形式出现，就形式出现，就会产生高电平窄脉冲，这种冒险称为会产生高电平窄脉冲，这种冒险称为“1 1”型冒型冒险。险。YAA判断冒险的方法 1.1. 代数法代数法 2. . 卡诺图法卡诺图法卡诺图中的卡诺圈卡诺图中的卡诺圈相切相切则有竞争冒险，当卡诺则有竞争冒险，当卡诺圈相交或相离时均无竞争冒险产生。圈相交或相离时均无竞争冒险产生。 2) 竞争冒险的消除竞争冒险的消除 如果逻辑函数在一定条件下可以简化成如果逻辑函数在一定条件下可以简化成 或或 这两种形式时，则该组合逻辑电路存这两种形式时，则该组合逻辑电路存在冒险现象。在冒险现象。 YA AAAY例例1:1: 判断下列逻辑函数式是否存在冒险现象。判断下列逻辑函数式是否存在冒险现象。 ( , , )Y A B CAC BC解：解： 逻辑函数式中逻辑函数式中C C 有原变量和反变量，有原变量和反变量，改变改变A A、B B 的取值判断是否出现冒险。的取值判断是否出现冒险。 当当A A =0=0，B B =0=0时，时，Y Y =0=0，没有冒险；，没有冒险；当当A A=1=1，B B=1=1时，时， 有有“0”0”冒险。冒险。YCC因此，会出现因此，会出现“0”0”型冒险。型冒险。代代数数法法当当A A =1=1，B B =0=0时，时，Y =CY =C，没有冒险；，没有冒险；当当A A =0=0，B B =1=1时，时，Y =CY =C，没有冒险；，没有冒险；例例2:2: 判断下列逻辑函数式是否存在冒险现象。判断下列逻辑函数式是否存在冒险现象。 ( , , )Y A B CAC BC解：解：因此，会出现因此，会出现“0”0”型冒险。型冒险。卡卡诺诺图图法法画出相应的卡诺图画出相应的卡诺图两个圈两个圈相切相切因为窄脉冲一般是几十纳秒，所因为窄脉冲一般是几十纳秒，所以在输出端与地之间接入一个几百皮以在输出端与地之间接入一个几百皮法的电容，就可把窄脉冲吸收掉。法的电容，就可把窄脉冲吸收掉。2. 修改逻辑设计修改逻辑设计1. 接滤波电容接滤波电容 消除竞争冒险的方法即增加冗余项即增加冗余项 反映在卡诺图中，就是将原来相切的两反映在卡诺图中，就是将原来相切的两个卡诺圈再用一个卡诺圈链起来个卡诺圈再用一个卡诺圈链起来 将上例中的逻辑函数增加冗余项将上例中的逻辑函数增加冗余项ABAB，变换为变换为 那么，当那么，当A A =1=1，B B =1=1时，时，Y Y 会始终会始终为为1 1，不会因，不会因C C 的变化引起冒险。的变化引起冒险。 YACBCAB例：判断下式是否存在竞争冒险，若有，则消除之。例：判断下式是否存在竞争冒险，若有，则消除之。BCBACBAY),(Y1 ABC000111100000110111ABC12314&有圈相切，则有竞争冒险有圈相切，则有竞争冒险增加冗余项，增加冗余项，消除竞争冒险消除竞争冒险Y1ABC125341&ACBCBAY编码编码 将具有特定含义的信息编将具有特定含义的信息编成相应二进制代码的过程。成相应二进制代码的过程。 实现编码功能的电路实现编码功能的电路 编码器编码器( (即即Encoder) ) 被编被编信号信号 二进制二进制代码代码 编编码码器器 3.2 3.2 编码器编码器编码器编码器 二进制编码器二进制编码器 二二- -十进制编码器十进制编码器 一般编码器一般编码器 优先编码器优先编码器 优先编码器优先编码器 一般编码器一般编码器 （1） 二进制编码器二进制编码器3 3位二进制编码器位二进制编码器输输入入8 8个互斥的信号个互斥的信号输输出出3 3位二进制代码位二进制代码功功能能表表用用 n n 位二进制数码对位二进制数码对 2 2n n 个输个输入信号进行编码的电路。输入为入信号进行编码的电路。输入为4 4个个信号，输出为两个代码，则称为信号，输出为两个代码，则称为4 4线线-2-2线编码器；此外还有线编码器；此外还有8 8线线-3-3线编码线编码器、器、1616线线-4-4线编码器等。线编码器等。 753175310763276321765476542IIIIIIIIYIIIIIIIIYIIIIIIIIY I7I6I5I4 I3I2 I1 I0 Y2 Y1 Y0 I7I6I5I4 I3I2 I1 I0 Y2 Y1 Y0 (a) 由由或或门门构构成成 (b) 由由与与非非门门构构成成 1 1 1 & & & 逻逻辑辑表表达达式式逻辑图逻辑图（2） 二二 十进制编码器十进制编码器8421 BCD8421 BCD码编码器码编码器输输入入1010个互斥的数码个互斥的数码输输出出4 4位二进制代码位二进制代码功功能能表表将将0 09 9十个十进制数转换为二进制代十个十进制数转换为二进制代码的电路，称为二码的电路，称为二十进制编码器。最十进制编码器。最常见的二常见的二十进制编码器是十进制编码器是84218421码编码码编码器。器。 9753197531076327632176547654298983IIIIIIIIIIYIIIIIIIIYIIIIIIIIYIIIIY逻辑表达式逻辑表达式 I9 I8 I7I6I5I4 I3I2 I1 I0 Y3 Y2 Y1 Y0 (a) 由或门构成由或门构成 1 1 1 1 I9 I8 I7I6I5I4 I3I2 I1 I0 (b) 由与非门构成由与非门构成 Y3 Y2 Y1 Y0 & & & & 逻辑图逻辑图为何要使用为何要使用优先编码器？优先编码器？一般编码器一般编码器输入信输入信号之间是互相排斥的，号之间是互相排斥的，在任何时刻只允许一个在任何时刻只允许一个输入端请求编码，否则输入端请求编码，否则输出发生混乱。输出发生混乱。 优先编码器则允许多个输入信号同时要求编码。优先编码器则允许多个输入信号同时要求编码。优先编码器的输入信号有不同的优先级别，多于一个优先编码器的输入信号有不同的优先级别，多于一个信号同时要求编码时，只对其中优先级别最高的信号信号同时要求编码时，只对其中优先级别最高的信号进行编码。因此，在编码时必须根据轻重缓急，规定进行编码。因此，在编码时必须根据轻重缓急，规定好输入信号的优先级别。好输入信号的优先级别。 允许同时输入数个编码信号，并只对其中允许同时输入数个编码信号，并只对其中优先权最高的信号进行编码输出的电路。优先权最高的信号进行编码输出的电路。（3 3） 优先编码器优先编码器8 8线线-3-3线优先编码器线优先编码器 在优先编码器中优先级别高的信号排斥级别低的。在优先编码器中优先级别高的信号排斥级别低的。设设I I7 7的优先级别最高，的优先级别最高，I I6 6次之，依此类推，次之，依此类推，I I0 0最低。最低。功功能能表表输入高电输入高电平有效平有效输出以原输出以原码输出码输出12463465671234567345675677024534567234567345676771456745675676772IIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIY逻辑表达式逻辑表达式逻辑图逻辑图111111&1&Y2 Y1 Y0I7 I6 I5 I4 I3 I2 I1 I08 8线线-3-3线线优优先先编编码码器器 如果要求如果要求输出输出以以反码输出反码输出、输入输入低电平有效低电平有效，只，只要在图中的每一个输出端和输入端都加上反相器就可要在图中的每一个输出端和输入端都加上反相器就可以了。以了。（4 4）集成优先编码器）集成优先编码器 VCC YS YEX I3 I2 I1 I0 Y0 I4 I5 I6 I7 ST Y2 Y1 GND 16 15 14 13 12 11 10 9 74LS148 1 2 3 4 5 6 7 8 Y2 Y1 Y0 YS YEX ST I7 I6 I5 I4 I3 I2 I1 I0 6 7 9 15 14 74LS148 5 4 3 2 1 13 12 11 10 (a) 引引脚脚排排列列图图 (b) 逻逻辑辑功功能能示示意意图图 集成集成3 3位二进制优先编码器位二进制优先编码器74LS14874LS148集成集成3 3位二进制优先编码器位二进制优先编码器74LS14874LS148的功能表的功能表输入：逻辑输入：逻辑0(0(低电平）有效低电平）有效输出：反码输出输出：反码输出使能输入端，使能输入端， 低电平有效。低电平有效。 使能输出端，使能输出端， ST=0时时,YS=1表示有表示有有效信号有效信号输入。输入。扩展输出端扩展输出端,ST=0,表表示编码器工作示编码器工作;ST=1,表示编码器不工作。表示编码器不工作。3.3 译码器译码器 把代码状态的特定含义翻译出来把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电的过程称为译码，实现译码操作的电路称为译码器。路称为译码器。二进制二进制代码代码 与输入代码对应与输入代码对应的特定信息的特定信息 译码器译码器 译码器译码器 二进制译码器二进制译码器 非二进制译码器非二进制译码器 荧光显示译码器荧光显示译码器 变量译码器变量译码器 显示译码器显示译码器 液晶显示译码器液晶显示译码器 按显示按显示材料材料 按显示按显示内容内容 发光二极管译码器发光二极管译码器 文字译码器文字译码器 数字译码器数字译码器 符号译码器符号译码器 （1） 二进制译码器二进制译码器 设二进制译码器的设二进制译码器的输入输入端为端为n n个，则个，则输出输出端为端为2 2n n个，且对应于输入代码的每一种状态，个，且对应于输入代码的每一种状态，2 2n n个输出中只个输出中只有一个为有一个为1 1（或为（或为0 0），其余全为），其余全为0 0（或为（或为1 1）。）。n n 位位二进制二进制代码代码 2 2n n 位位译码译码输出输出二进制二进制译码器译码器 74LS138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7逻辑功能示意图逻辑功能示意图 3 线线 8 线线译码器译码器 74LS138 3 3 位位二二进制码进制码输入端输入端8 8 个个译码输出端译码输出端低电平有效。低电平有效。使能端使能端 STA 高电平有效，高电平有效， STB、STC 低低电平有效电平有效，即当即当 STA = 1， STB = STC = 0 时时译码译码，否则禁止译码。，否则禁止译码。01111111111011011111101101110111111010111101111001011111011111001111110110100111111101100011111111000001111111110111111111Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2STB+STCSTA输出输出输入输入 74LS138 真值表真值表允许译码器工作允许译码器工作禁止禁止译码译码 Y7 Y0 由输入二进制码由输入二进制码 A2、A1、A0 的取值决定。的取值决定。011111111111111111010101010101010100010000000000输出逻辑函数式输出逻辑函数式Y0=A2A1A0=m0Y1=A2A1A0=m1Y2=A2A1A0=m2Y3=A2A1A0=m3Y4=A2A1A0=m4Y5=A2A1A0=m5Y6=A2A1A0=m6Y7=A2A1A0=m700001000Y0=A2A1A0=m0Y1=A2A1A0=m1二进制译码器能译出输入变量二进制译码器能译出输入变量的全部取值组合，故又称变量译码的全部取值组合，故又称变量译码器，也称全译码器。器，也称全译码器。其输出端能提其输出端能提供输入变量的全部最小项。供输入变量的全部最小项。 二二- -十进制译码器的输入是十进制数的十进制译码器的输入是十进制数的4 4位二进制编码（位二进制编码（BCDBCD码），分别用码），分别用A A3 3、A A2 2、A A1 1、A A0 0表示；输出的是与表示；输出的是与1010个十进制数字相对应个十进制数字相对应的的1010个信号，用个信号，用Y Y9 9Y Y0 0表示。由于二表示。由于二- -十进十进制译码器有制译码器有4 4根输入线，根输入线，1010根输出线，所以根输出线，所以又称为又称为4 4线线-10-10线译码器。线译码器。(2) 二二 十进制译码器十进制译码器8421 BCD码译码器码译码器把二把二- -十进制代码翻译成十进制代码翻译成1010个十进制数个十进制数字信号的电路，称为二字信号的电路，称为二- -十进制译码器。十进制译码器。将将 BCD BCD 码的十组代码译成码的十组代码译成 0 - 9 0 - 9 十个十个对应输出信号的电路，又称对应输出信号的电路，又称 4 4 线线 10 10 线线译码器。译码器。 10 10 个译码输出端，个译码输出端， 低电平低电平 0 0 有效。有效。4 4 线线-10 -10 线译码器线译码器74LS4274LS42逻辑示意图逻辑示意图Y1Y0Y3Y4Y2Y5Y6Y7Y8Y9A0A1A274LS42A3 8421BCD 8421BCD 码输入端，码输入端，从高位到低位依次为从高位到低位依次为 A A3 3、A A2 2、A A1 1 和和 A A0 0 。111111111111111111111111011111111111111011111111111100111111111111110111111111110101伪伪码码011111111110019101111111100018110111111111107111011111101106111101111110105111110111100104111111011111003111111101101002111111110110001111111111000000Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2A3输输 出出输输 入入十进十进制数制数4 4 线线-10 -10 线译码器线译码器 74LS42 74LS42 真值表真值表00000010001001000111100110101000101100010000000000111111111111111111111111111111111111111111111111111111111111111101111011001111010101伪伪码码01（3）显示译码器）显示译码器用来驱动各种显示器件，从而将用二进制代用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。式直观地显示出来的电路，称为显示译码器。在数字系统中，经常需在数字系统中，经常需要将数字或运算结果显示出要将数字或运算结果显示出来，以便人们观测查看。数来，以便人们观测查看。数码显示电路是数字系统的重码显示电路是数字系统的重要组成部分要组成部分 。 数码显示电路通常由数码显示电路通常由译码器译码器、显示器显示器等部等部分组成。分组成。 显示译码器的输出信号用以显示译码器的输出信号用以驱动驱动显示器件，显示器件，显示出显示出0-90-9十个数字。十个数字。 数码显示电路通常由数码显示电路通常由译码器译码器、显示器显示器等部分组成。等部分组成。 这种显示器由七段这种显示器由七段可发光的字段组合而成可发光的字段组合而成 1 1七段数码显示器件七段数码显示器件 半导体数码显示器（半导体数码显示器（LEDLED） 七段数码显示器七段数码显示器 液晶显示器（液晶显示器（LCDLCD） 半导体数码显示器的半导体数码显示器的优点优点是工作电压较低，是工作电压较低，体积小，寿命长，工作可靠性高，响应速度快，体积小，寿命长，工作可靠性高，响应速度快，亮度高。亮度高。缺点缺点是工作电流大，耗电大。是工作电流大，耗电大。 液晶显示器的主要液晶显示器的主要优点优点是功耗极小，工作电是功耗极小，工作电压低。压低。缺点缺点是显示不够清晰，响应速度慢。是显示不够清晰，响应速度慢。YA0A1A2数码显示译码器数码显示译码器译译码码器器YYYYYY驱驱动动器器YYYYYYYA3a数码显示器数码显示器bcdefgbcdefgabcdefga 数码显示译码器的结构和功能示意数码显示译码器的结构和功能示意0101a数码显示器数码显示器bcdefgYA0A1A2数码显示译码器数码显示译码器译译码码器器YYYYYY驱驱动动器器YYYYYYYA3bcdefgabcdefga输入输入 BCD BCD 码码输出驱动七段数码管显示相应数字输出驱动七段数码管显示相应数字0001数字设备中用得较多的为七段数码显示器，数字设备中用得较多的为七段数码显示器，又称数码管。常用的有半导体数码显示器又称数码管。常用的有半导体数码显示器(LED)(LED)和液晶显示器和液晶显示器(LCD)(LCD)等。它们由七段可发光的字等。它们由七段可发光的字段组合而成。段组合而成。 七段半导体数码显示器七段半导体数码显示器(LED)(LED) abcdefgDPag fCOMbce dCOMDPabcdefgDP发光字段，由管脚发光字段，由管脚 a a - - g g 电平控制是否发光。电平控制是否发光。小数点，需要时才点亮。小数点，需要时才点亮。显示的数字形式显示的数字形式主要优点：字形清晰、工作电压低、体积小、可靠主要优点：字形清晰、工作电压低、体积小、可靠 性高、响应速度快、寿命长和亮度高等。性高、响应速度快、寿命长和亮度高等。 主要缺点：工作电流大，每字段工作电流约主要缺点：工作电流大，每字段工作电流约 10 mA 10 mA 。 共阳接法共阳接法 共阴接法共阴接法 半导体数码显示器内部接法半导体数码显示器内部接法COMCOMDP gfedcbaDP gfedcbaCOMCOMVCC+5 V串接限流电阻串接限流电阻 a g 和和 DP 为低电平为低电平时才能点亮相应发光段时才能点亮相应发光段。 a g 和和 DP 为高电平为高电平时才能点亮相应发光段时才能点亮相应发光段。共阳接法数码显示器需要配共阳接法数码显示器需要配用输出用输出低电平低电平有效的译码器。有效的译码器。 共阴接法数码显示器需要配共阴接法数码显示器需要配用输出用输出高电平高电平有效的译码器。有效的译码器。RR共阳极共阳极共阴极共阴极4 线线 7 段译码器段译码器/ /驱动器驱动器 74LS4874LS48的的逻辑功能示意图逻辑功能示意图A3A2A1A0YgYfYeYdYcYbYa RBILTBI/RBO74LS482 2 七段显示译码器七段显示译码器试灯输入试灯输入 8421 码输入端码输入端译码驱动输出译码驱动输出端，高电平有端，高电平有效。效。动态灭零动态灭零 灭灯输入灭灯输入/ /灭零输出灭零输出 辅助端功能辅助端功能 1. 1.用译码器实现组合逻辑函数用译码器实现组合逻辑函数 2.2.译码器的级联译码器的级联(4) (4) 译码器的应用译码器的应用解：解： (1)(1) 根据逻辑函数选择译码器根据逻辑函数选择译码器例例: : 试用译码器和门电路实现逻辑函数：试用译码器和门电路实现逻辑函数：由于有由于有 A A、B B、C C 三个变量三个变量，选用，选用 3 3 线线 - 8 - 8 线线译码器译码器 74LS138 74LS138 (3)(3) 根据译码器的输出有效电平确定需用的门电路根据译码器的输出有效电平确定需用的门电路( , ,)Y A B CA B CABCABC 210210210210210210027027YA A AA A AA A AA A AA A AA A AmmmYYY（2 2）令令 A A2 2 = = A A，A A1 1 = = B B，A A0 0 = = C C ，代入代入函数表达式，化为最小项表达式函数表达式，化为最小项表达式74LS138 输出低电输出低电平有效平有效 i = 0 7iimY (4) (4) 画连线图画连线图Y采用采用 3 3 输入输入与非门与非门，其输入取自其输入取自 Y0、Y2、Y7。& Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y10Y11 Y12 Y13 Y14 Y15 使使能能 译译码码输输出出 A0A1A2 A3 “1” 译译码码输输入入 A0A1A2 STA STB STC 低低位位片片 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0A1A2 STA STB STC 高高位位片片 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74LS138的级联的级联3 3线线-8-8线译码器扩展成线译码器扩展成4 4线线-16-16线译码器线译码器 在多路数据传输过程中，经常需要将其中在多路数据传输过程中，经常需要将其中一路信号挑选出来进行传输，这就需要用到一路信号挑选出来进行传输，这就需要用到数据数据选择器选择器。 在数据选择器中，通常用在数据选择器中，通常用地址输入信号地址输入信号来完来完成挑选数据的任务。如一个成挑选数据的任务。如一个4 4选选1 1的数据选择器，的数据选择器，应有应有2 2个地址输入端，它共有个地址输入端，它共有2 22 2=4=4种不同的组合，种不同的组合，每一种组合可选择对应的一路输入数据输出。同每一种组合可选择对应的一路输入数据输出。同理，对一个理，对一个8 8选选1 1的数据选择器，应有的数据选择器，应有3 3个地址输入个地址输入端。其余类推。端。其余类推。 3.4 数据选择器及数据分配器数据选择器及数据分配器D0YD1D2D34 4 选选 1 1 数据选择器工作示意图数据选择器工作示意图A1A0多路输入多路输入一路输出一路输出地址码输入地址码输入10Y=D1D1常用常用 2 2 选选 1 1、4 4 选选 1 1、8 8 选选 1 1和和 16 16 选选 1 1 等数据选择器。等数据选择器。 数据选择器的输入信号个数数据选择器的输入信号个数 N N 与地址与地址码个数码个数 n n 的关系为的关系为 N = 2n 数据选择器数据选择器 根据地址码的要求，从多路输入根据地址码的要求，从多路输入信号中选择其中一路输出的电路。信号中选择其中一路输出的电路。又称多路选择器或多路开关。又称多路选择器或多路开关。.选数据选择器选数据选择器30013012011010iiimDAADAADAADAADY功能表功能表逻辑表达式逻辑表达式地地址址变变量量输输入入数数据据由地址码决由地址码决定从路输定从路输入中选择哪入中选择哪路输出。路输出。 4 4 选选 1 1 数据选择器数据选择器 供选择的电路供选择的电路并行输入信号并行输入信号（数据输入端）（数据输入端） 为控制数据准为控制数据准确传送的地址确传送的地址输入信号（地输入信号（地址输入端）址输入端） 选通端或选通端或使能端使能端 4 4选选1 1数据选择器数据选择器(a)(a)逻辑图逻辑图 (b)(b)符号图符号图74LS151STA2A1A0D0D7D6D5D4D3D2D1STYY 74LS15174LS151的逻辑功能示意图的逻辑功能示意图 8 8 路数据路数据输入端输入端地址信号地址信号输入端输入端互补输出端互补输出端使能端，低使能端，低电平有效电平有效 选数据选择器选数据选择器74LS151STA2A1A0D0D7D6D5D4D3D2D1STYY 74LS151逻辑功能示意图逻辑功能示意图 ST = 1 时禁止时禁止数据选择器工作数据选择器工作ST = 0 时，时，数据选择器数据选择器工作。工作。选择哪一路信号输出选择哪一路信号输出由地址码决定。由地址码决定。8 选选 1 数据选择器数据选择器74LS151 真值表真值表 D7D71110D6D60110D5D51010D4D40010D3D31100D2D20100D1D11000D0D00000101YYA0A1A2ST输输 出出输入输入因为若因为若A2A1A0=000，则则因为若因为若A2A1A0=010，则则Y=D0Y=D2D7D71110D6D60110D5D51010D4D40010D3D31100D2D20100D1D11000D0D00000101YYA0A1A2ST输输 出出输入输入74LS151 输出函数表达式输出函数表达式1 00 00 00 00 01 00 00 0Y = A2A1A0D0 + A2A1A0D1 + A2A1A0D2+ A2A1A0D3+ A2A1A0D4+ A2A1A0D5+ A2A1A0D6+ A2A1A0D7Y = A2A1A0D0 + A2A1A0D1 + A2A1A0D2+ A2A1A0D3+ A2A1A0D4+ A2A1A0D5+ A2A1A0D6+ A2A1A0D7 = m0D0+ m1D1+m2D2+ m3D3+ m4D4+m5D5+ m6D6+ m7D7Y0DY1Y2Y34 4 路数据分配器工作示意图路数据分配器工作示意图A1A0一路输入一路输入多路输出多路输出地址码输入地址码输入10Y1 = DD 数据分配器数据分配器的功能正好和数据的功能正好和数据选择器的相反，它是根据地址码的选择器的相反，它是根据地址码的不同，将一路数据分配到相应的一不同，将一路数据分配到相应的一个输出端上输出。个输出端上输出。 根据地址码的要求，将一路数据分配到指定根据地址码的要求，将一路数据分配到指定输出通道上去的电路。输出通道上去的电路。 数据分配器数据分配器 4路数据分配器路数据分配器由地址码决由地址码决定将输入数定将输入数据送给哪据送给哪路输出。路输出。真值表真值表逻辑表达式逻辑表达式地地址址变变量量输输入入数数据据013012011010 ADAYADAYAADYAADY 数据选择器的应用数据选择器的应用例例1 1：用用 4 4选选1 1 的的 MUX MUX 实现三变量逻辑函数。实现三变量逻辑函数。FABBCAC解：解： 4 4选选1 1的的MUXMUX的输出的输出Y Y的逻辑表达式为的逻辑表达式为101000112103YA A DA A DA A DA A D 将函数将函数F F化成最小项之和的形式，有化成最小项之和的形式，有 FA BCABCABCAB CABCABC 将变量将变量A A、B B分别接分别接4 4选选1 MUX 1 MUX 的的A A1 1、A A0 0端，端，则上式变为则上式变为 101100001110FA A CA A CA A CA A CA A CA A C 如下图所示为用如下图所示为用4 4选选1 1的的MUXMUX实现函数实现函数F F的逻辑图。的逻辑图。4 选 1 M UXFYABA1A0STD0D1D2D31 CC 对上式进行整理，得对上式进行整理，得10100110()()FA A CA A CCA A CCA A C 将将 、 所得的式子进行比较得所得的式子进行比较得0123,1,DC DDDC1010011011A ACA AA AA AC 例例2:2:试用试用8 8选选实现三变量函数实现三变量函数: : 。解：解：(1)(1)把逻辑函数变换成最小项表达式（标准与或式）。把逻辑函数变换成最小项表达式（标准与或式）。 (2)(2) 写出选的输出表达式。写出选的输出表达式。0467( ,)Y A B CA B CAB CABA B CAB CABCABCmmmm 210210021012102210321042105210621070011223344556677(,)Y A A AA A A DA A A DA A A DA A A DA A A DA A A DA A A DA A A Dm Dm Dm Dm Dm Dm Dm Dm D(3)(3)对比两式，要使两个对比两式，要使两个Y Y 完全相等，需将完全相等，需将74LS15174LS151上的上的A A2 2、A A1 1、A A0 0分别接分别接A A、B B、C C，将，将D D0 0、D D4 4、D D6 6、D D7 7 接接1 1，其余的数据输入端接，其余的数据输入端接0 0 。Y=ABC+ABC+AB(4) (4) 也可用卡诺图法。这种方法相比代数法更加简单直观。也可用卡诺图法。这种方法相比代数法更加简单直观。 比较数据选择器输出比较数据选择器输出Y Y 和函数和函数 Y Y 的卡诺图。的卡诺图。要使要使 Y = Y 、需需A = A2、B = A1、C = A0D1 = D2 = D3= D5 = 0D0 = D4 = D6 = D7 = 1ABC0100 01 11 10 1 1 0 0 1 0 0 1Y的的卡卡诺诺图图 1 1 1 1A2A1A00100 01 11 10 D6 D7D5 D3 D1 D2 Y 的的卡卡 诺诺 图图 D0 D4 D0 D4 D6 D7(5)(5) 画连线图。画连线图。即可得输出函数即可得输出函数74LS15