模块八 时序逻辑电路分析与测试ppt课件.ppt

模块八 时序逻辑电路分析与测试实用电工电子技术基础实用电工电子技术基础 模块模块八八 时序逻辑电路分析与测试时序逻辑电路分析与测试v8.1 8.1 触发器的认识及功能测试触发器的认识及功能测试v8 8.2 .2 寄存器及计数器电路特点及测试寄存器及计数器电路特点及测试v8.3 8.3 常用中规模时序逻辑电路功能及应用常用中规模时序逻辑电路功能及应用实用电工电子技术基础实用电工电子技术基础v知识与技能要点知识与技能要点v时序逻辑电路与组合逻辑电路的差别；时序逻辑电路与组合逻辑电路的差别；v基本触发器的电路组成和工作原理，基本的基本触发器的电路组成和工作原理，基本的RS触发器、钟控触发器、钟控RS触发器、触发器、D和和JK等触发器等触发器的逻辑功能；的逻辑功能； v触发器的记忆作用，各种触发器功能的几种描触发器的记忆作用，各种触发器功能的几种描述方法。述方法。8.1 8.1 触发器的认识及功能测试触发器的认识及功能测试实用电工电子技术基础实用电工电子技术基础8.1.1基本基本RS触发器的认识及功能测试触发器的认识及功能测试 观察观察右右图数字式秒表，当启动按钮图数字式秒表，当启动按钮按下时开始计时，停止按钮按下时停止按下时开始计时，停止按钮按下时停止计时，但应停留在当前计时状态，启动计时，但应停留在当前计时状态，启动按钮再次按下时可在原来的时间上累计按钮再次按下时可在原来的时间上累计计时。显然，计时的状态与电路原来的计时。显然，计时的状态与电路原来的状态有关，这就需要含有记忆功能的存状态有关，这就需要含有记忆功能的存储元件储元件触发器，在数字式秒表中启触发器，在数字式秒表中启动和计时按钮使用的是基本动和计时按钮使用的是基本RS触发器。触发器。实用电工电子技术基础实用电工电子技术基础1 1时序逻辑电路基本概念时序逻辑电路基本概念（1）时序逻辑电路与组合逻辑电路的区别 组合逻辑电路在任一时刻的输出信号仅仅与当时的输入信号有关；而时序逻辑电路在任一时刻的输出信号不仅与当时的输入信号有关，而且与电路原来的状态有关。从结构上看，组合逻辑电路仅由若干逻辑门组成，没有存储电路，因而无记忆能力；而时序逻辑电路除包含组合电路外，还含有存储电路，因而有记忆功能。实用电工电子技术基础实用电工电子技术基础（2）组合逻辑电路的基本单元是门电路；时序逻辑电路的基本单元是触发器。 触发器是能够存储一位二值信号的基本单元电路，因此我们说触发器具有记忆功能，它必须具备以下几个基本特点： 具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1，或二进制数的0和1； 根据不同的输入信号可以置成1或0状态； 在输入信号消失以后，能将获得的新状态保存下来。1 1时序逻辑电路基本概念时序逻辑电路基本概念实用电工电子技术基础实用电工电子技术基础 (3) 触发器的分类方式 按电路结构可分为：基本按电路结构可分为：基本RS触发器、同步触发器、主触发器、同步触发器、主从触发器、边沿触发器（包括维持阻塞触发器）等，不同电从触发器、边沿触发器（包括维持阻塞触发器）等，不同电路结构的触发器有不同的动作特点。路结构的触发器有不同的动作特点。从逻辑功能不同分：RS触发器、JK触发器、T和T触发器、D触发器等几种类型。由于触发器具有记忆功能，即触发器的状态不仅与当时的输入信号有关，而且与电路原来的状态有关，通常我们采用四种方式来描述其功能： 状态转移真值表(状态表)；特征方程(状态方程)； 状态转移图(状态图)与激励表； 波形图（时序图）。(4) 触发器的功能描述方法1 1时序逻辑电路基本概念时序逻辑电路基本概念实用电工电子技术基础实用电工电子技术基础2 2基本基本RSRS触发器触发器(1) 电路结构与工作原理如上左图，基本RS触发器是由两个与非门，按正反馈方式闭合而成，也可以用两个或非门按正反馈方式闭合而成，右图是其逻辑符号，其中R、S输入端加上小圆圈表示低电平有效。实用电工电子技术基础实用电工电子技术基础2 2基本基本RSRS触发器触发器(1) 电路结构与工作原理RS门1门2正常情况下，两个输出端子应保持状态。一对互非的输入端子字母上面横杠表示触发器的两个稳定状态：输出端Q=1时，触发器为 态；输出端Q=0时，触发器处 态。实用电工电子技术基础实用电工电子技术基础RS门1门2正常情况下，两个输出端子应保持状态。一对互非的输入端子字母上面横杠表示触发器的两个稳定状态：输出端Q=1时，触发器为 态；输出端Q=0时，触发器处 态。(1) (1) 电路结构与工作原理电路结构与工作原理实用电工电子技术基础实用电工电子技术基础RS门门1门门2次态次态Q n+1=0, Q n+1=1 现态现态有有0 0出出1 1全全1 1出出0 0现态现态次态次态Q n+1=0, Q n+1=1 触发器状态由触发器状态由1变为变为0，置，置0功能！功能！触发器状态不变，仍为置触发器状态不变，仍为置0功能！功能！1基本的基本的RS触发器的两个与非门通过反馈线交叉组合触发器的两个与非门通过反馈线交叉组合在一起。只要两个输入端状态不同且输入端在一起。只要两个输入端状态不同且输入端R= ，无论输，无论输出现态如何，次态总是为出现态如何，次态总是为 ，因此通常把，因此通常把R称作称作。(1) (1) 电路结构与工作原理电路结构与工作原理实用电工电子技术基础实用电工电子技术基础RS门门1门门2次态次态Q n+1=1, Q n+1=0 现态现态有有0 0出出1 1全全1 1出出0 0现态现态次态次态Q n+1=1, Q n+1=0 触发器状态由触发器状态由 变为变为 ，置，置1功能！功能！触发器状态不变，仍为置触发器状态不变，仍为置1功能！功能！2只要基本只要基本RS触发器的两个输入端状态不同且输入端触发器的两个输入端状态不同且输入端S= 处低电平有效态，无论输出现态如何，次态总是为处低电平有效态，无论输出现态如何，次态总是为 ，因此通常把因此通常把S称作称作。(1) (1) 电路结构与工作原理电路结构与工作原理实用电工电子技术基础实用电工电子技术基础RS门门1门门2次态次态Q n+1=0, Q n+1=1 现态现态全全1 1出出0 0有有0 0出出1 1现态现态次态次态Q n+1=1, Q n+1=0 触发器状态不变，保持功能！触发器状态不变，保持功能！触发器状态不变，保持功能！触发器状态不变，保持功能！3当基本当基本RS触发器的两输入端状态相同均为触发器的两输入端状态相同均为 时，都时，都处无效状态。输出不会发生改变，继续保持原来的状态。处无效状态。输出不会发生改变，继续保持原来的状态。因此在两个输入端同时为高电平时触发器起因此在两个输入端同时为高电平时触发器起。全全1 1出出0 0有有0 0出出1 1(1) (1) 电路结构与工作原理电路结构与工作原理实用电工电子技术基础实用电工电子技术基础RS门门1门门2次态次态Q n+1=1, Q n+1=1 现态现态有有0 0出出1 1 触发器的两个互非输出端触发器的两个互非输出端出现相同的逻辑混乱情况，出现相同的逻辑混乱情况，显然这是触发器正常工作条显然这是触发器正常工作条件下不允许发生的，因此必件下不允许发生的，因此必须加以防范。须加以防范。4当基本当基本RS触发器的两输入状态相同均为触发器的两输入状态相同均为 时，都处时，都处有效状态，此时互非输出无法正确选择指令而发生逻辑混有效状态，此时互非输出无法正确选择指令而发生逻辑混乱。我们把两输入同时为乱。我们把两输入同时为 的状态称为的状态称为，电路正常，电路正常工工作时不允许此情况发生。作时不允许此情况发生。有有0 0出出1 1(1) (1) 电路结构与工作原理电路结构与工作原理实用电工电子技术基础实用电工电子技术基础（2 2）基本）基本RSRS触发器的功能描述触发器的功能描述 触发器的逻辑功能通常可用状态转移真值表、特征方程状态转移图(状态图)、状态图、和波形图进行描述。 状态转移真值表(状态表) 将触发器的次态将触发器的次态Q Qn n+1+1与现与现态态Q Qn n、输入信号之间的逻辑、输入信号之间的逻辑关系用表格形式表示出来，关系用表格形式表示出来，这种表格就称为状态转移真这种表格就称为状态转移真值表，简称状态表。根据基值表，简称状态表。根据基本本RSRS触发器的触发器的工作原理，其工作原理，其状态转移真值表如表所示。状态转移真值表如表所示。它们与组合电路的真值表相它们与组合电路的真值表相似，不同的是触发器的次态似，不同的是触发器的次态Q Qn n+1+1不仅与输入信号有关，还不仅与输入信号有关，还与它的现态与它的现态Q Qn n有关，这正体有关，这正体现了时序电路的特点。现了时序电路的特点。0 0 0禁止态禁止态0 0 1禁止态禁止态0 1 0 “置置0”0 1 1 “置置0”1 0 0 “置置1”1 0 1 “置置1”1 1 0 保持保持1 1 1 保持保持nQSR 实用电工电子技术基础实用电工电子技术基础 特征方程特征方程( (状态方程状态方程) ) S + R= 1(约束条件) 由于基本由于基本RSRS触发器不允许输入同时为低电平，所以加一触发器不允许输入同时为低电平，所以加一约束条件。约束条件。Q n+1 = S + R Q n 描述触发器逻辑功能的函数表达式称为特征方程或状描述触发器逻辑功能的函数表达式称为特征方程或状态方程。对态方程。对真真表次态表达式进行化简，可以求得基本表次态表达式进行化简，可以求得基本RSRS触发器的特征方程为：触发器的特征方程为：（2 2）基本）基本RSRS触发器的功能描述触发器的功能描述实用电工电子技术基础实用电工电子技术基础 状态转移图状态转移图( (状态图状态图) ) 状态转移图是用图形方式来描述触发器的状态转状态转移图是用图形方式来描述触发器的状态转移关系和转换条件的图形。移关系和转换条件的图形。下下图为基本图为基本RSRS触发器的状态触发器的状态转移图。图中两个圆圈分别表示触发器的两个稳定状态，转移图。图中两个圆圈分别表示触发器的两个稳定状态，箭头表示在输入信号作用下状态转移的方向，箭头旁的箭头表示在输入信号作用下状态转移的方向，箭头旁的标注表示转移条件。标注表示转移条件。 1 0SR触发器的“ ”态触发器的“ ”态0 1SR1SR1RS 状态图可直观反映出触发器状态转换条件与状态转换结果之间的关系，是时序逻辑电路分析中的重要工具之一。（2 2）基本）基本RSRS触发器的功能描述触发器的功能描述实用电工电子技术基础实用电工电子技术基础 波形图波形图 工作波形图又称时序波形图或时序图，它反映了触发工作波形图又称时序波形图或时序图，它反映了触发器的输出状态随时间和输入信号变化的规律，是实验中器的输出状态随时间和输入信号变化的规律，是实验中可观察到的波形。可观察到的波形。置置0RS保持保持QQ（2 2）基本）基本RSRS触发器的功能描述触发器的功能描述实用电工电子技术基础实用电工电子技术基础（3 3）常用的集成）常用的集成RSRS触发器芯片触发器芯片 在数字电路中，凡根据输入信号在数字电路中，凡根据输入信号R R、S S情况的不同，具有置情况的不同，具有置0 0、置、置1 1和保持功能的电路，都称为和保持功能的电路，都称为RSRS触发器。常用的集成触发器。常用的集成RSRS触发器芯片有触发器芯片有74LS27974LS279和和CC4044CC4044等。等。下下图为图为其其管脚排列图：管脚排列图： 由于基本由于基本RSRS触发器是直接由输入端数据信号控制输出触发器是直接由输入端数据信号控制输出的触发器，具有线路简单、操作方便等优点，的触发器，具有线路简单、操作方便等优点，因此因此被广泛应被广泛应用于键盘输入电路、开关消噪声电路及运控部件中某些特定用于键盘输入电路、开关消噪声电路及运控部件中某些特定的场合。的场合。实用电工电子技术基础实用电工电子技术基础 同步同步RSRS触发器（钟控触发器（钟控RSRS触发器）触发器） 1电路结构与工作原理 具有时钟脉冲控制端的具有时钟脉冲控制端的RSRS触发器称为钟控触发器称为钟控RSRS触发器，触发器，也称同步也称同步RSRS触发器。钟控触发器。钟控RSRS触发器的状态变化不仅取决于触发器的状态变化不仅取决于输入信号的变化，还受时钟脉冲输入信号的变化，还受时钟脉冲CPCP的控制。的控制。门2门1门1和门2构成基本的RS触发器SDRD门3门4直接置“ ”端直接置“ ”端门3和门4构成RS引导触发器置“ ”输入端有效置“ ”输入端有效 CP端子称为时钟脉冲控制端。CP=0时无论RS 何态，触发器均保持原态；CP=1时触发器输出状态由R和S状态决定。实用电工电子技术基础实用电工电子技术基础1.1.钟控钟控RSRS触发器触发器工作原理工作原理当时钟脉冲CP= 时的情况：1 设触发器现态Qn=0，Qn=1。正常情况下，直接置0、置1端悬空为“ ”。门2门1SDRD门3门4RSQQ门3和门4因CP=0而有0出1门1有0出1门2全1出0触发器次态Qn+1=0，Qn+1=1触发器状态不变，保持功能！实用电工电子技术基础实用电工电子技术基础当时钟脉冲CP= 时的情况：1门2门1SDRD门3门4RSQQ若触发器现态Qn=1，Qn=0时：门3和门4仍因CP=0而有0出1门1全1出0门2有0出1触发器次态Qn+1=1，Qn+1=0触发器状态不变，保持功能！当钟控RS触发器的时钟脉冲控制端状态为低电平“ ”时，无论两输入状态或输出现态如何，触发器均保持原来的状态不变！换句话说：在CP=0期间钟控RS触发器不能被触发，因此状态无法改变，为。1.1.钟控钟控RSRS触发器触发器工作原理工作原理实用电工电子技术基础实用电工电子技术基础时钟脉冲CP= 时的情况：2门2门1SDRD门3门4RSQQ此时门3有0出1门1全1出0触发器次态Qn+1=1，Qn+1=0触发器状态不变，置1功能！门4全1出01)当输入R=0，S=1时设触发器现态Qn=1，Qn=0门2有0出11.1.钟控钟控RSRS触发器触发器工作原理工作原理实用电工电子技术基础实用电工电子技术基础时钟脉冲CP= 时的情况：2门2门1SDRD门3门4RSQQ此时门3有0出1门1全1出0门2有0出1触发器次态Qn+1=1，Qn+1=0触发器状态由0翻转为1，置1功能！当时钟脉冲控制端状态为高电平“ ”时，电路被触发，输出次态随着两输入状态及输出现态发生改变。此时只要输入R=0、S=1，无论输出现态如何，钟控RS触发器均为。为此把S称为置1端，高电平有效。门4全1出01)当输入R=0，S=1时设触发器现态Qn=0，Qn=11.1.钟控钟控RSRS触发器触发器工作原理工作原理实用电工电子技术基础实用电工电子技术基础时钟脉冲CP= 时的情况：2门2门1SDRD门3门4RSQQ此时门4有0出1门2全1出0触发器次态Qn+1=0，Qn+1=1触发器状态由1改变为0，置0功能！门3全1出02)当输入R=1，S=0时设触发器现态Qn=1，Qn=0门1有0出11.1.钟控钟控RSRS触发器触发器工作原理工作原理实用电工电子技术基础实用电工电子技术基础时钟脉冲CP= 时的情况：2当时钟脉冲控制端状态为高电平“ ”时，电路被触发，输出次态随着两输入状态及输出现态发生改变。此时只要输入R=1、S=0，无论输出现态如何，钟控RS触发器均为。为此把R称为置0端，高电平有效。门2门1SDRD门3门4RSQQ此时门4有0出1门2全1出0触发器次态Qn+1=0，Qn+1=1触发器状态不变，仍为置0功能！门3全1出02)当输入R=1，S=0时设触发器现态Qn=0，Qn=1门1有0出11.1.钟控钟控RSRS触发器触发器工作原理工作原理实用电工电子技术基础实用电工电子技术基础时钟脉冲CP= 时的情况：2门2门1SDRD门3门4RSQQ此时门4有0出1门2有0出1触发器次态Qn+1=1，Qn+1=0触发器状态不变，保持功能！门3也是有0出13)当输入R=0，S=0时设触发器现态Qn=1，Qn=0门1全1出01.1.钟控钟控RSRS触发器触发器工作原理工作原理实用电工电子技术基础实用电工电子技术基础时钟脉冲CP= 时的情况：2门2门1SDRD门3门4RSQQ此时门4全1出0门2有0出1触发器次态Qn+1=1，Qn+1=1 本该的两个输出端状态相同，出现了逻辑混乱，这显然在正常工作中视为禁止态！门3也是全1出03)当输入R=1，S=1时设触发器现态Qn=1，Qn=0门1也有0出1钟控RS触发器输入状态均为 时，都处有效状态，此时互非输出无法正确选择指令而发生逻辑混乱。我们把两输入同时为 的状态称为。1.1.钟控钟控RSRS触发器触发器工作原理工作原理实用电工电子技术基础实用电工电子技术基础2 2钟控钟控RSRS触发器功能描述触发器功能描述 特征方程SR=0(约束条件) 钟控RS触发器的两个输入端不允许同时为高电平，所以也要加上一个约束条件。Q n+1 = S + R Q n 状态图0S 1R触发器的“ ”态触发器的“ ”态1S 0R0SR0RS实用电工电子技术基础实用电工电子技术基础 功能真值表 0 0 0 保持0 0 1 保持0 1 0 “置1”0 1 1 “置1”1 0 0 “置0”1 0 1 “置0”1 1 0禁止态1 1 1禁止态2 2钟控钟控RSRS触发器功能描述触发器功能描述实用电工电子技术基础实用电工电子技术基础RS在时钟脉冲CP=1期间，设Qn=0CP=1期间引导门置置状态不变置输出随输入发生多次翻转的现象称为。空翻易造成触发器的可靠性降低，甚至无法判定触发器工作状态。 时序波形图置状态不变置保持置状态不变其中CP=0期间引导门2 2钟控钟控RSRS触发器功能描述触发器功能描述实用电工电子技术基础实用电工电子技术基础 显然，钟控的RS触发器只有在时钟脉冲CP=1期间才能触发而使状态发生改变，因此，钟控RS触发器属于方式。钟控RS触发器的电路图符号如下图所示： 采用电位触发方式的钟控RS触发器存在“”问题。为确保数字系统的可靠工作，要求触发器在一个CP脉冲期间至多翻转一次，即不允许空翻现象的出现。为此，人们研制出了边沿触发方式的如主从型JK触发器和维持阻塞型的D触发器等。这些触发器只在时钟脉冲边沿到来时发生翻转，从而有效地抑制了空翻现象。DSDRRCPS QQ小圆圈表示电平有效S、R两输入端无小圆圈说明电平有效2 2钟控钟控RSRS触发器功能描述触发器功能描述实用电工电子技术基础实用电工电子技术基础 无空翻触发器无空翻触发器 1主从式JK触发器： （1 1）主从）主从RSRS触发器的电路结构和逻辑符号触发器的电路结构和逻辑符号KJRDSDRDSD触发器触发器 图示为主从型JK触发器逻辑电路结构图。其中门1门4构成，输入通过一个非门和CP控制端相连。 门5门8构成，从触发器直接与CP控制端相连。 主触发器Q端与门7的一个输入相连，Q端和门8的一个输入端相连，构成两条反馈线。实用电工电子技术基础实用电工电子技术基础（1 1）主从）主从RSRS触发器的电路结构和逻辑符号触发器的电路结构和逻辑符号右右图图为为下降沿触发的主从下降沿触发的主从JKJK触发器触发器逻辑符号，是在逻辑符号，是在CPCP输入端靠近方框输入端靠近方框处用一小圆圈表示下降沿触发，用处用一小圆圈表示下降沿触发，用“”“”表示边沿触发。表示边沿触发。 由主从型由主从型JKJK触发器的触发器的电路结构电路结构图分析可知，主从型触图分析可知，主从型触发器在发器在C=1C=1时，把输入信号暂时存储在主触发器中，为从时，把输入信号暂时存储在主触发器中，为从触发器翻转或保持原态做好准备；到触发器翻转或保持原态做好准备；到C C下跳为下跳为“0”“0”时，时，存储的信号起作用，或者触发从触发器使之翻转，或者使存储的信号起作用，或者触发从触发器使之翻转，或者使之保持原态。此外主从型触发器具有在之保持原态。此外主从型触发器具有在C C从从“1”“1”下跳为下跳为“0”“0”时翻转的特点，也就是具有在时钟脉冲下降沿触发时翻转的特点，也就是具有在时钟脉冲下降沿触发的特点。的特点。实用电工电子技术基础实用电工电子技术基础（2）主从主从JK触发器的功能描述触发器的功能描述 特征方程nn1nQKQJQ 11，10 状态图JK触发器的“ ”态触发器的“ ”态 01，1100010010实用电工电子技术基础实用电工电子技术基础JK触发器功能真值表J KQnQn+10 000保持0 011保持0 100置“0”0 110置“0” 001置“1”1 011置“1” 101翻转1 110翻转（2）主从主从JK触发器的功能描述触发器的功能描述实用电工电子技术基础实用电工电子技术基础 CP J K Q JK触发器时序波形图 边沿触发，即CP边沿到来时触发。具有置0、置1、保持、翻转四种功能，能够有效地抑制 空翻现象。使用方便灵活，抗干扰能力极强，工作速度很高。（2）主从主从JK触发器的功能描述触发器的功能描述实用电工电子技术基础实用电工电子技术基础 1. 1. 主从主从JKJK触触发器发器 常用的集成芯片型号有下降沿触发的双JK触发器74LS112、上升沿触发的双JK触发器CC4027和共用置1、清0端的74LS276四JK触发器等。74LS112双JK触发器每片芯片包含两个具有复位、置位端的下降沿触发的JK触发器，通常用于缓冲触发器、计数器和移位寄存器电路中。 （4）T触发器和T触发器 把JK触发器的两输入端子J和K连在一起作为一个输入端子T时，即可构成一个T触发器。当T=1时，即J=K=1，触发器具有翻转功能；当T=0，即J=K=0，触发器具有保持功能。显然T触发器只具有保持和翻转两种功能。 若让T触发器恒输入“1”时，显然只具有了一种功能翻转，此时T触发器就变成了T触发器。T触发器仅具有翻转一种功能。（3）集成）集成JK触发器触发器实用电工电子技术基础实用电工电子技术基础2 2D D触发器触发器 （1 1）维持阻塞型）维持阻塞型D D触发器的电路结构触发器的电路结构门6门5RDSD门2门1门3门4反馈线反馈线 图中门1门4构成钟控RS触发器，门5和门6构成输入信号的导引门，D是输入信号端。直接置0和置1端正常工作时保持高电平。 维持阻塞D触发器利用电路内部反馈来实现边沿触发。逻辑符号实用电工电子技术基础实用电工电子技术基础 （2 2）维持阻塞型）维持阻塞型D D触发器的逻辑功能触发器的逻辑功能 特征方程n1nDQQn+100置011置1触发器的功能真值表 维持阻塞型维持阻塞型D D触发器具有在时钟脉冲上升沿（或下降沿）触发器具有在时钟脉冲上升沿（或下降沿）触发的特点，其逻辑功能为：输出端触发的特点，其逻辑功能为：输出端Q Q的状态随着输入端的状态随着输入端D D的状态而变化，但总比输入端状态的变化晚一步，即某个的状态而变化，但总比输入端状态的变化晚一步，即某个时钟脉冲来到之后时钟脉冲来到之后Q Q的状态和该脉冲来到之前的状态和该脉冲来到之前D D的状态一样的状态一样 （3 3）常用的集成）常用的集成D D触发器有双触发器有双D D触发器触发器74LS7474LS74、四、四D D触发触发器器74LS7574LS75和六和六D D触发器触发器74LS17674LS176等。等。2 2D D触发器触发器实用电工电子技术基础实用电工电子技术基础应用举例应用举例【例】将JK触发器转换为D、T触发器解：JK触发器的特性方程为： ； D触发器的特性方程为： ； T触发器的特性方程为： ； JK转换为D： ，则D=J，D= ； JK换为T： ，则T=J=K；nnnQKQJQ1n1nDQnnnnnDQQDQKQJQ1nnnQTQTQ1nnnnnTQQTQKQJQ1K将将JKJK触发器转换为触发器转换为D D、T T触发器触发器，电路图如图所示电路图如图所示：实用电工电子技术基础实用电工电子技术基础v知识与技能要点知识与技能要点v时序逻辑电路的特点和一般分析方法；时序逻辑电路的特点和一般分析方法；v同步、异步时序逻辑电路的特点；同步、异步时序逻辑电路的特点；v计数器、寄存器的电路的工作原理分析方法和计数器、寄存器的电路的工作原理分析方法和步骤、功能、分类及使用方法。步骤、功能、分类及使用方法。8.2 8.2 寄存器及计数器电路特点及测试寄存器及计数器电路特点及测试实用电工电子技术基础实用电工电子技术基础8.2.1 8.2.1 时序逻辑电路的分析时序逻辑电路的分析 1 1时序逻辑电路的特点时序逻辑电路的特点 在数字电路中，凡任何时刻电路的稳态输出，不仅和该在数字电路中，凡任何时刻电路的稳态输出，不仅和该时刻的输入信号有关，而且还取决于电路原来的状态者，都时刻的输入信号有关，而且还取决于电路原来的状态者，都可以称为时序逻辑电路。这就是时序逻辑电路的定义或者说可以称为时序逻辑电路。这就是时序逻辑电路的定义或者说是它的逻辑功能特点。是它的逻辑功能特点。 时序逻辑电路的结构组成可以用时序逻辑电路的结构组成可以用右右图所示的方框图来表示。从电路框图所示的方框图来表示。从电路框图来看，时序逻辑电路均包含作为存图来看，时序逻辑电路均包含作为存储单元的触发器。事实上，时序逻辑储单元的触发器。事实上，时序逻辑电路的状态，就是依靠触发器记忆和电路的状态，就是依靠触发器记忆和表示的，时序电路中可以没有组合逻表示的，时序电路中可以没有组合逻辑电路，但不能没有触发器。辑电路，但不能没有触发器。组合逻辑电路存储电路输入信号X输出信号Y图8-2-1 时序逻辑电路框图实用电工电子技术基础实用电工电子技术基础2.2. 时序逻辑电路的分类时序逻辑电路的分类时序逻辑电路的种类繁多，在科研、生产、生活中完时序逻辑电路的种类繁多，在科研、生产、生活中完成各种各样操作的例子也是千变万化、不胜枚举。通常时成各种各样操作的例子也是千变万化、不胜枚举。通常时序逻辑电路的类型有：序逻辑电路的类型有： （1 1）按功能可划分有计数器、寄存器、移位寄存器、读）按功能可划分有计数器、寄存器、移位寄存器、读/ /写存写存储器、顺序脉冲发生器等。储器、顺序脉冲发生器等。（2 2）按电路中触发器状态变化是否同步可分为同步时序电）按电路中触发器状态变化是否同步可分为同步时序电路和异步时序电路。路和异步时序电路。时序逻辑电路按其触发器翻转的次序可分为同步时序逻时序逻辑电路按其触发器翻转的次序可分为同步时序逻辑电路和异步时序逻辑电路。在同步时序逻辑电路中，所有触辑电路和异步时序逻辑电路。在同步时序逻辑电路中，所有触发器的时钟端均连在一起由同一个时钟脉冲触发，使之状态的发器的时钟端均连在一起由同一个时钟脉冲触发，使之状态的变化都与输入时钟脉冲同步。在异步时序逻辑电路中，只有部变化都与输入时钟脉冲同步。在异步时序逻辑电路中，只有部分触发器的时钟端与输入时钟脉冲相连而被触发，而其它触发分触发器的时钟端与输入时钟脉冲相连而被触发，而其它触发器则靠时序电路内部产生的脉冲触发，故其状态变化不同步。器则靠时序电路内部产生的脉冲触发，故其状态变化不同步。实用电工电子技术基础实用电工电子技术基础 （3 3）按输出信号的特性又可分为米莱型和莫尔型。）按输出信号的特性又可分为米莱型和莫尔型。时序逻辑时序逻辑电路中仅有存储记忆电路而没有逻辑门电路时，构成的电路电路中仅有存储记忆电路而没有逻辑门电路时，构成的电路类型通常称为莫尔型时序逻辑电路；如果电路中不但除了有类型通常称为莫尔型时序逻辑电路；如果电路中不但除了有存储记忆电路的输入端子，还有逻辑门电路的输入时，构成存储记忆电路的输入端子，还有逻辑门电路的输入时，构成的电路类型称为米莱型时序逻辑电路。的电路类型称为米莱型时序逻辑电路。 （4 4）按能否编程又有可编程和不可编程时序电路之分。）按能否编程又有可编程和不可编程时序电路之分。（5 5）按集成度的不同还可分为小规模（）按集成度的不同还可分为小规模（SSISSI）、中规模（）、中规模（MSIMSI）、大规模（、大规模（LSILSI）和超大规模（）和超大规模（VLSIVLSI）之别。）之别。（6 6）按使用的开关元件类型可分有）按使用的开关元件类型可分有TTLTTL型和型和CMOSCMOS型。型。2.2. 时序逻辑电路的分类时序逻辑电路的分类实用电工电子技术基础实用电工电子技术基础3.3. 时序逻辑电路的基本分析方法时序逻辑电路的基本分析方法 （1 1）确定电路时钟脉冲触发方式）确定电路时钟脉冲触发方式：确定是同步或是异步电：确定是同步或是异步电路。同步时序电路中各触发器的时钟端均与总时钟相连，即路。同步时序电路中各触发器的时钟端均与总时钟相连，即CP1=CP2= CPCP1=CP2= CP，这样在分析电路时每一个触发器所受的时，这样在分析电路时每一个触发器所受的时钟控制是相同的，可总体考虑。而异步时序电路中各触发器的钟控制是相同的，可总体考虑。而异步时序电路中各触发器的时钟端可能是不相同的，故在分析电路时必须分别考虑，以确时钟端可能是不相同的，故在分析电路时必须分别考虑，以确定各触发器的翻转条件。定各触发器的翻转条件。（2 2）写驱动方程）写驱动方程：即为各触发器输入信号的逻辑表达式，：即为各触发器输入信号的逻辑表达式，它们决定着触发器次态的去向。驱动方程必须根据逻辑图的连它们决定着触发器次态的去向。驱动方程必须根据逻辑图的连线得出。线得出。 （3 3）确定状态方程）确定状态方程：状态方程也称为次态方程，它表示了：状态方程也称为次态方程，它表示了触发器次态与现态之间的关系。它是将各触发器驱动方程代入触发器次态与现态之间的关系。它是将各触发器驱动方程代入特性方程而得到的。特性方程而得到的。实用电工电子技术基础实用电工电子技术基础 （4 4）写输出方程：）写输出方程：若电路有外部输出，如计数器进位输出等若电路有外部输出，如计数器进位输出等，则写出这些输出的逻辑表达式，即输出方程。，则写出这些输出的逻辑表达式，即输出方程。 （5 5）列状态表）列状态表：状：状 态表即状态转换真值表，它是将电路所态表即状态转换真值表，它是将电路所有现态依次列举出来，再分别代入状态方程中求出相应的次态有现态依次列举出来，再分别代入状态方程中求出相应的次态并列成表。通过状态表即可分析出电路的转换规律。并列成表。通过状态表即可分析出电路的转换规律。（6 6）状态图和时序图）状态图和时序图：状态图和时序图分别是描述时序电：状态图和时序图分别是描述时序电路逻辑功能的另外两种方法。状态图是将状态表变成了图形的路逻辑功能的另外两种方法。状态图是将状态表变成了图形的形式，而时序图即为电路的波形图。为了分析结果直观，可根形式，而时序图即为电路的波形图。为了分析结果直观，可根据需要选用这两种表示方法。据需要选用这两种表示方法。 （7 7）指出时序逻辑电路的功能）指出时序逻辑电路的功能：主要根据状态转换真值表：主要根据状态转换真值表或状态转换图的结果。或状态转换图的结果。3.3. 时序逻辑电路的基本分析方法时序逻辑电路的基本分析方法实用电工电子技术基础实用电工电子技术基础应用举例应用举例【例】时序逻辑电路如图所示，试分析它的逻辑功能。【例】时序逻辑电路如图所示，试分析它的逻辑功能。解解 (1) (1) 确定电路时钟脉冲触发方式确定电路时钟脉冲触发方式：由电路可知，该电路由由电路可知，该电路由3 3个个JKJK触发器构成。总触发器构成。总CPCP脉冲分别脉冲分别与每个触发器的时钟脉冲端相连，与每个触发器的时钟脉冲端相连，CP1=CP2=CP3=CPCP1=CP2=CP3=CP，因，因此电路是一个同步时序逻辑电路。此电路是一个同步时序逻辑电路。 (2) (2) 写驱动方程：写驱动方程： nnnQQKJQKJKJ0122011001实用电工电子技术基础实用电工电子技术基础 在列表时可首先假定电路的现态在列表时可首先假定电路的现态 为为000000，代入状态方，代入状态方程，得出电路的次态程，得出电路的次态 为为001001，再以，再以001001作为现态求出下作为现态求出下一个次态一个次态010010，如此反复进行，即可列出所分析电路的状态表。，如此反复进行，即可列出所分析电路的状态表。nnnnnnnnnnnnnnnQQQQQQQQQQQQQQQ020101012010011010nnnQQQ012101112nnnQQQ (3) (3) 列状态方程：将上述驱动方程代入列状态方程：将上述驱动方程代入JKJK触发器的特性方触发器的特性方程中，得到电路的程中，得到电路的 状态方程为：状态方程为： (4)(4)列状态表：先依次设定电列状态表：先依次设定电路现态，再将其代入状态方路现态，再将其代入状态方程及输出方程，得出相应次程及输出方程，得出相应次态及输出态及输出C C，列出状态表见表。，列出状态表见表。 应用举例应用举例实用电工电子技术基础实用电工电子技术基础 （6 6）由状态表、状态图、时序图均可看出，此电路有）由状态表、状态图、时序图均可看出，此电路有8 8个个有效工作状态，在时钟脉冲有效工作状态，在时钟脉冲CPCP的作用下，由初始的作用下，由初始000000状态状态依次递增到依次递增到111111状态，其递增规律为每输入一个状态，其递增规律为每输入一个CPCP脉冲，脉冲，电路输出状态按二进制运算规律加电路输出状态按二进制运算规律加1 1。所以此电路是一个。所以此电路是一个3 3位二进制同步加法计数器。位二进制同步加法计数器。 (5)(5) 根据状态转换真值表画状态图和时序图。根据状态转换真值表画状态图和时序图。 应用举例应用举例实用电工电子技术基础实用电工电子技术基础8.2.2 8.2.2 计数器的认识和测试计数器的认识和测试1 1计数器的原理及分类计数器的原理及分类 计数器是时序逻辑电路的具体应用，用来累计并寄存输入脉计数器是时序逻辑电路的具体应用，用来累计并寄存输入脉冲个数，计数器的基本组成单元是各类触发器。冲个数，计数器的基本组成单元是各类触发器。 计数器的种类很多。按其工作方式可分为同步计数器和异步计数器的种类很多。按其工作方式可分为同步计数器和异步计数器；按其进位制可分为二进制计数器、十进制计数器和任意计数器；按其进位制可分为二进制计数器、十进制计数器和任意进制计数器；按其功能又可分为加法计数器、减法计数器和加进制计数器；按其功能又可分为加法计数器、减法计数器和加/ /减可逆计数器等。减可逆计数器等。 计数器中的计数器中的“数数”是用触发器的状态组合来表示的，在计数是用触发器的状态组合来表示的，在计数脉冲作用下使一组触发器的状态逐个转换成不同的状态组合来表脉冲作用下使一组触发器的状态逐个转换成不同的状态组合来表示数的增加或减少，即可达到计数的目的。计数器在运行时，所示数的增加或减少，即可达到计数的目的。计数器在运行时，所经历的状态是周期性的，总是在有限个状态中循环，通常将一次经历的状态是周期性的，总是在有限个状态中循环，通常将一次循环所包含的状态总数称为计数器的循环所包含的状态总数称为计数器的“模模”。而不进入循环的状。而不进入循环的状态称作该计数器中的无效码，这些无效码若在开机时出现，不用态称作该计数器中的无效码，这些无效码若在开机时出现，不用人工或其它设备的干预，计数器能够很快自行进入有效循环体，人工或其它设备的干预，计数器能够很快自行进入有效循环体，使无效码不再出现的能力称为自启动能力。使无效码不再出现的能力称为自启动能力。实用电工电子技术基础实用电工电子技术基础2 2二进制计数器二进制计数器 二进制计数器除了按同步、异步分类外，按计数的加减规律二进制计数器除了按同步、异步分类外，按计数的加减规律还可分为加法计数器、减法计数器和可逆计数器。还可分为加法计数器、减法计数器和可逆计数器。135CPQ0Q1Q272468实用电工电子技术基础实用电工电子技术基础3N进制计数器 除了二进制计数器之外，数字系统还需用其它进制的计除了二进制计数器之外，数字系统还需用其它进制的计数器，如十进制等。如何用仅有两种状态的触发器形成数器，如十进制等。如何用仅有两种状态的触发器形成N N进