IC工艺原理期末复习资料打印版.doc

【精品文档】如有侵权，请联系网站删除，仅供学习与交流1、2、3、4、5、 IC工艺原理期末复习资料打印版.精品文档.6、 集成电路：通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如Si、GaAs）上，封装在一个内，执行特定电路或系统功能。7、 关键尺寸：集成电路中半导体器件能够加工的最小尺寸。它是衡量集成电路设计和制造水平的重要尺度，越小，芯片的集成度越高，速度越快，性能越好8、 摩尔定律：、芯片上所集成的晶体管的数目，每隔18个月就翻一番。9、 High-K材料：高介电常数，取代SiO2作栅介质，降低漏电。 Low-K 材料：低介电常数，减少铜互连导线间的电容，提高信号速度10、 功能多样化的“More Than Moore”指的是用各种方法给最终用户提供附加价值，不一定要缩小特征尺寸，如从系统组件级向3D集成或精确的封装级(SiP)或芯片级(SoC)转移。11、 IC企业的分类：通用电路生产厂；集成器件制造；Foundry厂；Fabless：IC 设计公司；Chipless；Fablite第二章：硅和硅片的制备12、 单晶硅结构：晶胞重复的单晶结构能够制作工艺和器件特性所要求的电学和机械性能13、 CZ法生长单晶硅把熔化的半导体级硅液体变成有正确晶向并且被掺杂成n或p型的固体硅锭；14、 直拉法目的：实现均匀掺杂和复制籽晶结构，得到合适的硅锭直径，限制杂质引入；关键参数：拉伸速率和晶体旋转速度15、 CMOS （100）电阻率：1050cm BJT（111）原因是什么？ 16、 区熔法？纯度高，含氧低；晶圆直径小。第三章集成电路制造工艺概况17、 亚微米CMOS IC 制造厂典型的硅片流程模型第四章 氧化；氧化物12、热生长：在高温环境里，通过外部供给高纯氧气使之与硅衬底反应，得到一层热生长的SiO2 。13、淀积：通过外部供给的氧气和硅源，使它们在腔体中方应，从而在硅片表面形成一层薄膜。14、干氧：Si（固） O2（气）> SiO2(固)：氧化速度慢，氧化层干燥、致密，均匀性、重复性好，与光刻胶的粘附性好.水汽氧化：Si （固） H2O （水汽）>SiO2（固）+ H2 （气）：氧化速度快，氧化层疏松，均匀性差，与光刻胶的粘附性差。湿氧：氧气携带水汽，故既有Si与氧气反应，又有与水汽反应。氧化速度氧化质量介 于以上两种方法之间。15、二氧化硅基本特征：1、热SiO2是无定形的(熔融石英 2、 良好的电绝缘材料(作介质层 3、高击穿电场(不容易被击穿) 稳定和可重复的Si/SiO2界面；4、硅表面的生长基本是保形的。5、对杂质阻挡特性好 6、硅和SiO2的腐蚀选择特性好（HF等）7、硅和SiO2有类似的热膨胀系数16、二氧化硅用途：保护器件免划伤和隔离沾污（钝化）氮化硅缓冲层以减小应力(很薄) 氮化硅缓冲层以减小应力(很薄17、氧化层厚度与消耗掉的硅厚度的关系18、氧化物生长模型是由迪尔（Deal）和格罗夫（Grove）发展的线性一抛物线性模型；tox 为硅片经过t 时间后SiO2的生长厚度(m ) B 为抛物线速率系数( m2/h) B/A 为线性速率系数( m/h) t0 为初始氧化层厚度( m)为生成初始氧化层to (m)所用的时间(h) 氧化层足够薄时tox很小氧化层足够厚时tox值大各种氧化工艺：19、局部氧化工艺LOCOS（Local oxidationof silicon）工艺；存在的问题：1.存在鸟嘴，氧扩散到Si3N4 膜下面生长SiO2，有效栅宽变窄，增加电容； 2. 缺陷增加浅槽隔离技术STI（Shallow TrenchIsolation）工艺。优点：消除了鸟嘴现象； 表面积显著减少； 超强的闩锁保护能力；对沟道没有侵蚀；与CMP兼容1、  sio2的特性  二氧化硅对硅的粘附性好，化学性质比较稳定，绝缘性好 2、  sio2的结构，分为哪两种  结晶形与不定形二氧化硅 3、  什么是桥键氧和非桥键氧  连接两个Si-o四面体的氧称为桥键氧；只与一个硅连接的氧称为非桥键氧。 4、  在无定形的sio2中，si、o那个运动能力强，为什么？氧的运动同硅相比更容易些；因为硅要运动就必须打破四个si-o键，但对氧来说，只需打破两个si-o键，对非桥键氧只需打破一个si-o键。 5、  热氧化法生长sio2过程中，氧化生长的方向是什么？在热氧化法制备sio2的过程中，是氧或水汽等氧化剂穿过sio2层，到达si-sio2界面，与硅反应生成sio2，而不是硅向sio2外表面运动，在表面与氧化剂反应生成sio2 6、  Sio2只与什么酸、碱发生反应？只与氢氟酸、强碱溶液发生反应 7、  杂质在sio2中的存在形式，分别给与描述解释，各自对sio2网络的影响  能替代si-o四面体中心的硅，并能与氧形成网络的杂志，称为网络形成者；存在于sio2网络间隙中的杂志称为网络改变者。 8、  水汽对sio2网络的影响  水汽能以分子态形式进入sio2网络中，并能和桥键氧反应生成非桥键氢氧基，本反应减少了网络中桥键氧的数目，网络强度减弱和疏松，使杂志的扩散能力增强。 9、  为什么选用sio2作为掩蔽的原因，是否可以作为任何杂质的掩蔽材料为什么？ 10、制备sio2有哪几种方法？热分解淀积法，溅射法，真空蒸发法，阳极氧化法，化学气相淀积法，热氧化法等。 11、热生长sio2的特点  硅的热氧化法是指硅与氧气或水汽等氧化剂，在高温下经化学反应生成sio2 12、生长一个单位厚度的sio2需要消耗0.44个单位的si  13、热氧化分为哪几种方法？各自的特点是什么？干氧氧化是指在高温下，氧气与硅反应生成sio2。水汽氧化是指在高温下，硅与高纯水长生的蒸汽反应生成sio2。湿氧氧化的氧化剂是通过高纯水的氧气，高纯水一般被加热到95摄氏度左右。 14、实际生产中选用哪种生长方法制备较厚的sio2层？采用干氧-湿氧-干氧相结合的氧化方式 15、由公式2.24，2.25分析两种极限情况，给出解释 其一是当氧化剂在sio2中的扩散系数Dsio2很小时（Dsio2ksx0，则的Ci0，C0C*，在这种情况下，sio2的生长速率主要由氧化剂在sio2中的扩散速度所决定，称这种极限情况为扩散控制；其二，如果扩散系数Dsio2很大，则C1=C0=C*/（1+ks/h），sio2生长速率由si表面的化学反应速度控制，称这种极限情况为反应控制。 16、热氧化速率受氧化剂在sio2的扩散系数和与si的反应速度中较快还是较慢的影响？较慢的一个因素决定 17、sio2生长厚度与时间的关系，分别解释  x02+Ax0=B（t+），当氧化时间很长，即t和tA2/4B时，则x02=B（t+），这种情况下的氧化规律称抛物型规律，B为抛物型速率常数，sio2的生长速率主要由氧化剂在sio2中的扩散快慢决定；当氧化时间很短，即（t+）A2/4B，则x0=B（t+）/A，这种极限情况下的氧化规律称线性规律，B/A为线性速率常数，具体表达式B/A=-kshc*/(ks+h)N1。 18、氧化速度与氧化剂分压、温度成正比? 19、晶向对氧化速率的影响   当氧化温度升高时，晶面取向对线性氧化速率的影响在减小，甚至消失；如果氧化时间很长，晶面取向对线性氧化速率的影响也就根本不起作用。 20、解释图2.15 21、什么是位阻现象？生成反应物本身的阻挡价键与反应表面的倾角导致反应不能流畅无阻地进行的现象。 22、什么是分凝现象？解释硼对氧化速率的影响  si氧化后原本在si中的杂质跑入其他材料重新排列叫做分凝现象；在分凝过程中有大量的硼从硅中进入并停留在sio2中，因而sio2中非桥键氧的数目增加，从而降低了sio2的结构强度，氧化剂不但容易进入sio2，而且穿过sio2的扩散能力也增加，因此抛物型速率常数明显增大，而对线性速率常数没有明显的影响。 23、为了准确控制干氧试验为什么选用液态氧源？ 24、纳和氯对氧化的影响  当氧化层中如果含有高浓度钠时，则线性和抛物型氧化速率都明显变大；在干氧氧化的气氛中加氯，氧化速率常数明显变大。 25、sio2和si-sio2界面中的四种类型电荷，解释可动离子电荷的主要存在形式和危害 可动离子电荷、氧化层固定电荷、界面陷阱电荷、氧化层陷阱电荷；主要以网络改变者形式存在、荷正电的碱金属离子；阈值电压的不稳定、局部电场加强、mos管低击穿。 26、 描述b-t试验  实验步骤：1、初测2、加正电压并保持300测量FB=Nm/qc0x 5、SiO2膜在IC器件中的有哪些应用？答：（1）、用作选择扩散的掩膜；（2）、用作器件表面保护及钝化；（3）、用作器件中的绝缘介质（隔离、绝缘栅、多层布线绝缘、电容介质）；(4)离子注入中用作掩蔽层及缓冲介质层等。CVD二氧化硅应用：钝化层；浅沟槽绝缘(STI)；侧壁空间层；金属沉积前的介电质层(PMD)；金属层间介电质层(IMD)6、简述干氧氧化与湿氧氧化各自的特点，通常用哪种工艺制备较厚的二氧化硅层？ 答：干氧氧化：（优）结构致密，表面平整光亮；对杂质掩蔽能力强；钝化效果好；生长均匀性、重复性好；表面对光刻胶的粘附好，（缺）生长速率非常慢。湿氧氧化：（优）生长速率介于干O2与水汽氧化之间；可由水温、炉温调节生长速率，工艺灵活性大；对杂质的掩蔽能力、钝化效果能满足工艺要求，（缺）表面存在羟基使其对光刻胶的粘附不好。通常用湿氧氧化工艺制备较厚的二氧化硅层。在实际生产中，对于制备较厚的二氧化硅层来说往往采用干氧-湿氧-干氧相结合的氧化方式，既保证了二氧化硅层表面和Si-SiO2界面的质量,有解决了生长效率的问题。7、采用热氧化法制备二氧化硅层最容易引入哪种污染物，它会对MOS管造成何种影响，如何减少这种污染？答：最容易引入的污染物是Na+。Na+离子很容易进入SiO2中,它不仅扩散系数大,而且迁移率大,最主要的影响是引起MOS晶体管的阈值电压不稳定, 因此,Na+离子含量成为SiO2质量好坏的重要标志，如何钝化可动Na离子就成为一个重要课题进入SiO2的Na离子数量依赖于氧化过程中的清洁度,为了降低Na离子的污染,可以采取一些预防措施,包括:(1)使用含氯的氧化工艺,(2)用氯周期性地清洗管道炉管和相关的容器(3)采用超纯净的化学试剂,保证气体及气体传输过程的清洁.第五章 淀积表面薄膜的形成20、1化学气相淀积（CVD）：通过气态物质的化学反应，在衬底表面上淀积一层薄膜材料的过程。物理淀积（PVD）：在真空中，淀积材料由固体或熔化源的蒸发或用等离子体中高能气体离子击打出来，并在表面凝聚形成薄膜。2磷硅玻璃回流在金属层间，需淀积表面平滑的二氧化硅作为绝缘层。低温淀积的磷硅玻璃受热后容易变得较软易流动，可提供一平滑的表面，所以常作为邻近两金属层间的绝缘层，此工艺称为磷硅玻璃回流3氮化硅（Si3N4）：硅片最终的钝化层，能很好地抑制杂质和潮气的扩;散掩蔽层。在STI工艺中，因其与Si的晶格常数和热;因其介电系数（7.5）较SiO2（3.9）大，故不用于ILD，以免产生大的电容，降低芯片的速度。膨胀系数差别比SiO2大，故需要薄的垫氧; 多晶硅: ：通常用LPCVD方法淀积。在MOS器件中，掺杂的多晶硅作为栅电极。通过掺杂可得到铁电的电阻;和二氧化硅优良的界面特性;和后续高温工艺的兼容性;比金属电极更高的可靠性;在陡峭的结构上淀积的均匀性;实现栅的自对准工艺21、等离子增强CVDPlasma-Enhanced CVD1、设备的组成：反应室和衬底加热系统、射频功率源、供气及抽气系统。优点：淀积温度低，如LPCVD淀积Si3N4温度800900 ，PECVD仅需350。冷壁等离子体反应，产生颗粒少，需要少的清洗空间等;缺点：填隙能力不足。HDPCVD具有更好的填隙能力，因而在0.25m及以后技术节点取代PECVD22、高密度等离子CVD-HDPCVD优点：反应温度低: 300 400；薄膜填充高深宽比间隙能力强;淀积限制的条件：1、质量传输限制淀积速率HDPCVD 工艺的基本步骤: 离子诱导淀积; 溅射刻蚀; 再次淀积;2、反应速度限制淀积速率-解决折方法：可以通过加温、加压提高反应速度。； 为了获得均匀的淀积速率（厚度），需保证反应区温度均匀分布23、介质及其性能介电常数遇到的问题: 芯片集成度提高，互连线宽和导线间距减小，电阻和寄生电容增大，导致RC信号延迟增加。解决的办法：采用铜作为互连金属减小电阻，采用低k材料作为层间介质减小电容，从而减小RC信号延迟。低k介质作为层间介质优点：减少相邻导线间的电耦合损失，提高导线的传输速率。高k介质;在DRAM存储器中引入高k介质，以提高存储电荷（或能量）密度，简化栅介质结构；特征尺寸缩小，使栅氧厚度减小到几nm，出现问题: 栅极漏电流增加；多晶硅内杂质扩散到栅氧甚至衬底􀀀；控制栅氧厚度在几纳米的难度较大1、  cvd的基本步骤  1、反应剂气体以合理的流速被输送到反应室内，气流从入口进入反应室并以平流形式向出口流动；2、反应剂从主流区以扩散方式通过边界层到达衬底表面，边界层是主气流区与硅片表面之间气流速度受到扰动的气体薄层；3、反应剂被吸附在硅片的表面，成为吸附原子；4、吸附原子在衬底表面发生化学反应，生成薄膜的基本元素并淀积成薄膜；5、化学反应的气态副产物和未反应的反应剂离开衬底表面，进入流区被排除系统。 2、  cvd必须满足的几点要求  1、在淀积温度下，反应剂必须具备足够高的蒸汽压；2、处淀积物外，反应的其他产物必须是挥发性的；3、淀积物本身必须具有足够低的蒸汽压，这样才能保证在整个淀积过程中，薄膜能够始终留在衬底表面上；4、薄膜淀积所用的时间应该尽量短以满足高效率和低成本的要求；5、淀积温度必须足够低以避免对先前工艺产生影响；6、CVD不允许化学反应的气态副产物进入薄膜中；7、化学反应应该发生在被加热的衬底表面，如果在气相发生化学反应，将导致过早核化，降低了薄膜的附着性和密度，增加了薄膜的缺陷，降低了淀积速度，浪费反应气体。 3、  边界层理论中描述了两个梯度，分别是什么？怎么产生的？由于气体压力产生摩擦力气流运动速率下降垂直于气流运动方向产生一个速度梯度；化学反应表面反应气体浓度下降垂直于气流运动反向产生一个浓度梯度。1、气相输运过程2、表面化学反应过程。 4、  Cvd过程主要受到那两个工艺控制? 1、气相输运过程2、表面化学反应过程。 5、  由公式6.7解释两种极限情况  p-142 6、  公式6.9和6.11的两个重要结论  G与Cg成正比，G与Y成正比；在Cg或者Y常数时，薄膜淀积速率将由ks和hg中较小的一个决定。 7、  结合图6.6、6.7解释温度和输运系数hg对淀积速率的影响  T对G，T时，kshg质量输运控制；T时，kshg表面化学控制；hg的影响，G增加，增大um或降低ss 8、  Grove模型给出了我们哪两种思路的cvd系统  1、表面化学反应控制CVD；2、质量输运控制CVD。 9、说明APCVDLPCVDPECVD各自的含义及特点。 含义：APCVD 常压化学气相沉积法；LPCVD低压化学气相沉积法；PECVD 等离子体增强型化学气相沉积法。特点：APCVD制程发生在大气压力常压下,适合在开放环境下进行自动化连续生产。APCVD易于发气相反应，沉积速率较快，可超过1000A/min，适合沉积厚介质层。但由于反应速度较快,两种反应气体在还未到达硅片表面就已经发生化学反应而产生生成物颗粒,这些生成物颗粒落在硅片表面,影响硅片表面的薄膜生长过程,比较容易形成粗粗糙的多孔薄膜,使得薄膜的形貌变差.低气压(133.3Pa)下的CVD较长的平均自由路径可减少气相成核几率,减少颗粒,不需气体隔离,成膜均匀性好；晶圆垂直装载和提高生产力；但是反应速率较低,需要较高的衬底温度。APCVD 通常使用稀释的硅烷 (在氮中占3%) 和 LPCVD 使用纯硅烷。PECVD低温下有高的沉积速率；射频在沉积气体中感应等离子体场；表面所吸附的原子不断受到离子与电子的轰击容易迁移使成膜均匀性好台阶覆盖性好；射频控制沉积薄膜的应力；反应室可用等离子体清洗。10、CVD工艺中主要有哪两种硅源?各自的性质与特点是什么?CVD工艺中主要有硅烷、四乙氧基硅烷 (TEOS)。硅烷：硅烷分子完全对称的四周体；不会形成化学吸附或物理吸附；硅烷高温分解或等离子体分解的分子碎片 SiH3 SiH2 or SiH 很容易与基片表面形成化学键，黏附系数大；表面迁移率低，通常会产生悬突和很差的阶梯覆盖。四乙氧基硅烷 (TEOS)：四乙氧基硅烷 (Si(OC2H5)4) ，也称正硅酸四乙酯，室温下为液态，化学性能不活泼，很安全。大型有机分子，TEOS分子不是完整对称的，可以与表面形成氢键并物理吸附在基片表面，表面迁移率高，好的阶梯覆盖、保形性与间隙填充，广泛使用在氧化物的沉积上。主要特点：硅烷成本低，沉积速率快好；因为TEOS比硅烷热分解产物的黏附系数小一个数量级,所以TEOS在表面的迁移能力与再发射能力都很强,台阶覆盖性较好.工艺集成 1、  结合图10.1解释寄生mosfet的成因 2、  如何消除此寄生fet    方法：提高寄生场效应晶体管的阈值电压，使寄生场效应晶体管的阈值电压高于集成电路的工作电压。 3、  简述“鸟嘴”现象的成因，以及消除此现象的方法  方法：侧墙掩蔽隔离，浅槽隔离。 4、  双极集成电路中主要采用什么隔离技术？会有什么不利影响？采用什么方法改进？  采用pn结隔离；影响：1、隔离区较宽，使集成电路的有效面积较少，这对提高集成电路的集成度不利；2、隔离扩散引入了大的收集区-衬底和收集区-基区电容，不利于集成电路速度的提高；改进：深槽隔离 5、  什么是cmos工艺中的阱？硅衬底上形成的、掺杂类型与硅衬底相反的区域。 6、  什么是自对准工艺？以Mosfet为例举一个自对准工艺的应用 7、  以图10.11为例简述双阱cmos ic工艺流程  硅片准备阱的制备场区隔离CMOS器件形成多层金属互联后部封装工艺。 第六章： 金属化24、金属化：在绝缘介质膜上淀积金属膜以及随后刻印图形以形成互连金属线和集成电路的孔填充塞的过程。互连：由导电材料制成的连线将电信号传输到芯片的不同部分，也被用于芯片上器件和器件整个封装之间的金属连接。接触：芯片内部的器件与第一金属层间在硅片表面的连接；通孔：穿过各种介质从某一金属层到毗邻金属层形成电通路的开口。充薄膜：填充通孔以便在两层金属间形成电连接。24、纯铝系统优点：铝与P 型硅及高浓度N型硅均能形成低欧姆接触；电阻率低；与SiO2 粘附性强，无需粘附层。能单独作金属化布线，工艺简单；容易腐蚀，且在腐蚀铝时对SiO2 和Si 不产生腐蚀缺点：铝布线的电迁移现象比较严重；硅在铝中的溶解和扩散，会产生铝尖楔现象，导致浅PN结退化甚至穿通。高温下与SiO2反应，使铝膜变薄，电阻变大，SiO2受侵蚀。3SiO2+4Al > 3Si+2Al2O3 铝是软金属，容易擦伤;金丝与铝互连线键合会产生黄斑和紫斑，可靠性差。25、电迁移：外加电场对电子的加速，而撞击晶格上的原子，使晶格上的原子离开原来的位置。电迁移在金属中的小丘改进措施：Al-Cu（4%）合金或Al-Si（12%）-Cu（24%）合金； 采用溅射工艺以确保金属膜合金成分与靶一致。26、克服铝系统缺点的措施：在铝中掺铜（24%），可以有效减缓电迁移； 在铝中掺硅（12%），使硅在铝膜中达到饱和，可以克服铝对硅的溶解； 采用铝丝键合技术，可以克服黄斑和紫斑；采用钝化层保护，可以避免铝膜的擦伤；Al TiW Pt Si 互连系统27、铜互联的好处/引入铜金属化：1. 低电阻率2. 功耗低减少了线的宽度，降低了功耗3. 更高的集成密度更窄的线宽更少的金属层4. 抗电迁移，比铝高四个数量级，更高的功率密度（电流密度）铜不需要考虑电迁徙问题5. 更少的工艺步骤用大马士革方法处理铜具有减少工艺步骤20到30%的潜力采用铜互连的个挑战：1. 扩散到氧化区和有源区。（重金属杂质）2. 刻蚀困难（干法刻蚀难以形成挥发性物质）铜不容易形成图形。3. 铜在较低温度下(<200°C)极易氧化，且不能生成保护层来阻止进一步的氧化。29、 解决办法：双大马士革中采用CMP，无需刻蚀铜; 钨填充希望被用作局部互联金属和第一层金属与有源区的接触，避免铜刻蚀和铜“中毒” ；用于多层金属中的其它金属连线用铜。双大马士革金属化：sio2沉积；siN刻蚀阻挡层沉积；确定通孔图形和刻蚀；沉积保留介质的Sio2；确定互连图形；刻蚀互连槽和通孔；沉积阻挡金属；沉积铜种子层；沉积铜填充；用CMP清除额外的铜；优点：避免金属刻蚀；在刻蚀好的金属线之间不再需要填充介质间隙，1、  金属化的用途  栅电极材料作为器件的一个组成部分，对器件的性能起着重要作用，互连材料其作用是将同一芯片内部各个独立的元器件连接成具有一定功能的电路模块接触材料直接与半导体材料接触，并提供电路模块与外部的连接点多晶硅可通过改变掺杂的类型和浓度来调节功函数，多晶硅与栅氧化层又具有很好的界面特性，而且多晶硅栅工艺还具有源漏自对准等特点。 2、  集成电路中金属材料的基本要求1、与n+，p+硅或多晶硅能形成低阻的欧姆接触，即金属硅接触电阻要小，能提供低阻的互连引线，从而有利于提高电路速度；2、长时期在较高电流密度负荷下，金属材料的输运问题不致引起金属引线失效，即抗电迁移性能要好；3、与绝缘体，如sio2有良好的附着性；4、耐腐蚀；5、易于淀积和刻蚀；6、易于键合，而且键合点能长期工作；7、多层互连要求层与层之间的绝缘体性要好，层间不发生互相渗透和扩散，即要求有一个扩散阻挡层等。 3、  AL适合集成电路制造的特性   1、室温下的电阻率仅为2.7·cm；2、与n+和p+硅或多晶硅的欧姆接触电阻可低至10-6/cm2；3、与硅和磷硅玻璃的附着性很好；4、易于淀积和刻蚀。 4、  Al-si接触中谁向对方扩散？si在Al中扩散。 5、  结合问题4和公式9.11描述为什么会产生尖楔现象 6、  结合图9.4解释为什么厚sio2膜的尖楔现象较为突出？ 7、  解决尖楔现象的方法  为了解决Al的尖楔问题，一般用Al-si合金代替纯Al作为接触和互连材料。 8、  什么是电迁移现象？在不改变al材料的情况下解决方法  电迁移现象本质是导体原子与通过该导体电子流之间存在相互作用，当一个铝金属离子被热激发处于晶体点阵电位分布的谷顶的时候，当将受到两个方向相反的作用力。解决方法：结构的影响和竹状结构的选择。 11、多层互联技术的引入有何优点（延迟，电容，集成度）？1、互连线的延迟时间正比于互连线长度的平方，使用多层互连可以邮箱降低互连系统中最长互连线的长度；2、当连线间隔小于0.6um以后，连线的总电容随时间间隔的缩小而增加，从而导致线延迟增加；3、由于芯片集成度的增加，芯片与芯片之间的信息传输可以减少，这可以使整个系统工作速度加快。 12、多层互联技术是如何降低寄生电容的？ 第七章 光刻光刻是将电路/器件图形转移到半导体的表面形成光刻胶图形；暗场掩膜版：其石英版上大部分被铬援盖亮场掩膜版：有大面积透明的石英，只有很细的铬图形30、数值孔径(NA)：透镜收集衍射光的能力。31、分辨率的计算R=K入/NA31、影响分辨光刻胶上几何图形的能力的参数：波长、数值孔径和工艺因子。32、焦深的计算DOF2、Ulsi中对光刻的几点要求  1、高分辨率2、高灵敏度的光刻胶3、低缺陷4、精密的套刻对准5、对大尺寸硅片的加工。 3、涂胶前的si片处理方法  一般需要经过脱水烘焙并涂上用来增加光刻胶与硅片附着能力的化合物。 4、一般采用哪种方式涂胶？转速对涂胶有什么影响？旋转涂胶；选择不同的光刻胶盒合适的旋转速度可以得到所对应工艺所需胶膜。 5、前烘的作用（三点） 1、去除部分溶剂2、降低应力3、降低玷污。 6、前烘时间和温度控制不合适对光刻的影响  温度过低溶剂含量高，延长前哄时间，降低工作效率。温度过高胶变性。 7、 最优的前烘技术是？  真空热平板烘烤 8、 曝光的工艺原理（p214）  1正胶：DQ(曝光) 乙炔酮ICA羧酸（显影液，碱性）中和反应  2负胶，树脂戊二烯（有机溶剂，光照，感光剂）自由基连接戊二烯形成交联 9、 影响显影效果的主要因素 1曝光时间2前烘的温度和时间 3光刻胶的膜厚 4显影液的浓度 5显影液的温度 6显影液的搅动情况等 10.坚膜的主要作用 除去光刻胶中剩余的溶剂，增强光刻胶对硅片表面的附着力，同时提高光刻胶在刻蚀和离子注入过程中的抗蚀性和保护能力。 14、干法和湿法腐蚀的各自优缺点   湿法：优点：1、操作简单；2、成本低 缺点：1、形貌不好控，不适合大高度图形加工。干法：优点：图形形貌好，缺点：成本高，损伤。15、光刻工艺的主要流程有哪几步？什么是光刻工艺的分辨率？从物理角度看，限制分辨率的因素是什么？最常用的曝光光源是什么? 答：光刻的工艺流程共分7步：（1）涂胶，（2）前烘，（3）曝光，（4）显影，（5）坚膜（6）刻蚀，（7）去胶。分辨率是指线条和间隔清晰可辨时每mm中的线对数。从物理的角度看，第十章 刻蚀刻蚀：用化学或物理的方法有选择地从硅片表面去除不需要的材料的过程。 目的：在涂胶的硅片上正确复制掩膜图形，最后实现图形的步骤。刻蚀工艺的种类：湿法刻蚀：采用化学溶液，借助化学反应腐蚀硅片中无光刻胶覆盖的部分，要求光刻胶有较强的抗蚀能力。湿法腐蚀具有各向同性，造成侧向腐蚀。限制了器件尺寸向微细化发展，用于特征尺寸较大的刻蚀。干法刻蚀：把硅片表面曝露于气态中产生的等离子体，等离子体通过光刻胶中开出的窗口，与硅片发生物理或化学反应(或这两种反应)，从而去掉曝露的表面材料。 刻蚀的主要材料：Silicon、Dielectric、Metal有图形刻蚀：采用掩蔽层(有图形的光刻胶)来定义要刻蚀掉的表面材料区域，只有硅片上被选择的这一部分在刻蚀过程中刻掉。如：栅、金属互连线、通孔、接触孔和沟槽。无图形刻蚀、反刻或剥离：在整个硅片没有掩膜的情况下进行的，这种刻蚀工艺用于剥离掩蔽层(如STI氮化硅剥离和用于制备晶体管注入侧墙的硅化物工艺后钛的剥离)。干法刻蚀与湿法刻蚀的比较 优点：刻蚀剖面各向异性，具有非常好的侧壁剖面控制；好的CD 控制（线宽）；最小的光刻胶脱落或粘附问题；好的片内、片间、批次间的刻蚀均匀性；较低的化学制品使用和处理费用。 缺点：干法刻蚀对下层材料的差的刻蚀选择比、等离子体引起器件损伤和昂贵的设备。第十一章 扩散扩散：掺杂总量及浓度分布受扩散时间和温度影响；形成特征尺寸较大；扩散温度较高，需氧化物或氮化物作为掩膜。离子注入：杂质总量及浓度分布受注入剂量、能量和推结时间及温度决定。适于小特征尺寸的芯片。注入温度较低，常用光刻胶作为掩膜。离子注入的优点： 离子注入能精确控制掺杂的浓度分布和掺杂深度，易制作极低浓度和浅结 注入温度一般不超过400，退火温度也较低(650)，避免了高温过程带来的不利（如结的推移、热缺陷等） 离子注入可选出单一的杂质离子，保证了掺杂的纯度离子注入扩大了杂质的选择范围；掩蔽膜可用SiO2、金属膜或光刻胶 剂量在10111017离子/cm2较宽的范围内，同一平面内杂质分布的均匀性无固溶度限制高温退火：激活杂质(950)，修复晶格损伤(500) 退火方法： 高温炉退火：800-1000度退火30分钟，导致杂质的再扩散 快速热退火：1000下短暂时间退火，减小瞬时增强扩散。沟道效应：离子沿某些方向渗入的速度比其它方向大，使离子峰值在Si片更深处或呈现双峰值的杂质分布。控制沟道效应的方法：注入时，倾斜硅片；掩蔽氧化层；硅预非晶化；使用质量较大的原子倒掺杂阱：注入杂质浓度峰值在硅片表面下一定深度处，改进晶体管抵抗闩锁效应和穿通的能力穿通：漏耗尽区向轻掺杂沟道区扩展，与源耗尽区连通的现象。防穿通注入的杂质位于临近源漏区的有源沟道下。LDD：LDD注入在沟道边缘的界面区域产生复杂的横向和纵向杂质剖面。减小了结和沟道区间的电场，把结中的最大电场位置与沟道中的最大电流路径分离，以防止产生热载流子。S/D注入：形成重掺杂区。As注入通常用来形成nMOS的源漏区；B或BF2注入用来形成pMOS的源漏区多晶硅栅掺杂：在源漏区注入时，对多晶硅栅进行掺杂，以减小电阻。影响光刻线宽控制方法：低：填充高：去掉（磨削传统平坦化技术：反刻 玻璃回流； 旋涂膜层CMP技术的优点：全局平坦化；平坦化不同的材料；平坦化多层材料；减小严重表面起伏； 制作金属图形的方法之一；改善台阶覆盖不使用危险气体；减薄表面材料去除表面缺陷。CMP技术的缺点 新技术，工艺难度稍大； 引入新缺陷；设备昂贵。图形密度效应：图形间距窄的区域，即高图形密度区域，通常比宽图形间距区域的抛光速度快；侵蚀：指在图形区域氧化物和金属被减簿，即抛光前后氧化层厚度的差。1、扩散：将一定数量的某种杂志掺入到硅晶体中或其他半导体晶体中去，以改变点选性质。并视掺入的杂志数量，分布形式和深度都满足 2、扩散的几种形式  间隙式和替位式扩散 3、间隙式杂质，跳跃几率表达式  存在于晶格间隙的杂质称为间隙式杂质 表达式：Pi=0e-wi/kT 4、替位式杂质，跳跃几率表达式  占据晶格位置的外来原子称为替位式杂质，表达式：P=0exp(wv+ws)/kT. 5、为什么替位式杂质的运动相比间隙式杂质运动更为困难？因为替位式杂质首先要在近邻出现空位，同时还要求靠热涨落获得大于势垒高度Ws的能量才能实现替位运动。 6、菲克第一定律表述形式J=-DC(x，t)/ x表述为：杂质在扩散流密度J正比于杂质浓度梯度，比例系数D定义为杂质在基体中的扩散系数 7、如何由菲克第一定律推出扩散系数的表达式 推导：在单位时间内，替位原子由x-a/2处单位面积上跳跃x+a/2处的粒子数目为：C（x-a/2，t）Pva，而由x+a/2处单位面积上跳到x-a/2处的粒子数目为：C（x+a/2，t）Pva，在t时刻，通过x处单位面积的净粒子数目，即粒子流密度为：J（x，t）=C（x-a/2，t）Pva-C（x+a/2，t）Pva=-a2PvC（x，t）/x，由它与菲克第一定律比较：D=a2Pv，则：D=a20exp-（Ws+Wv）/kT=D0exp（-E/kT） 8、菲克第二定律的表达式C(x，t)/ t=(DC(x,t)/ t)/ x 9、扩散的两种经典模型，各自的边界条件和初始条件   恒定表面源扩散：边界条件：、C（0，t）=Cs，、C（，t）=0；初始条件：C（x，0）=0，x>0；有限表面源扩散：边界条件：、C（x，0）=0，x>h，、C（，t）=0，初始条件：C（x，0）=Cs（0）=Q/h，0xh。 10、恒定源扩散的杂质浓度服从什么分布，其缺点？余误差函数分布，缺点很难通过温度来达到控制表面浓度Cs的目的。 11、有限表面源扩散杂质浓度服从什么分布？任何时刻的表面浓度是什么？高斯函数分布，Cs（t）=C（0，t）=Q/Dt  p0 12、为什么要用两步扩散法？希望得到低表面浓度的掺杂，但高温下杂质将发生固溶，使得表面浓度Cs大大高于预期值。 13、解释为什么在氧化层下方扩散能力得到加强？通过空位和间隙两种机制，在氧化界面附近产生大量间隙原子，过剩的间隙原子向内扩散同时，不断与空位复合，过剩的间隙原子浓度随温度而降低，表面处过剩间隙原子和替位原子相互作用，以替位-间隙交替运动。 14、什么是二维扩散？工艺生产中有什么启示  横向扩散与纵向扩散同时进行的扩散称为二维扩散。启示：由于横向扩散的存在，实际扩散区域要比二氧化硅窗口的尺寸大，其后果是硅内扩散区域之间的实际距离比由光刻版所确定的尺寸要小。 1、简述两步扩散的含义与目的。答：为了同时满足对表面浓度、杂质总量以及结深等的要求，实际生产中常采用两步扩散工艺：第一步称为预扩散或预淀积，在较低的温度下，采用恒定表面源扩散方式在硅片表面扩散一层杂质原子，其分布为余误差涵数，目的在于控制扩散杂质总量；第二步称为主扩散或再分布，将表面已沉积杂质的硅片在较高温度下扩散，以控制扩散深度和表面浓度，主扩散的同时也往往进行氧化。离子注入 1、离子注入的主要特点（优于扩散的）  纯度高；精确控制注入到硅中的掺杂原子数目；低温，工艺灵活对化合物半导体伤害小；掺杂深度可通过控制离子束能量高低来实现；衬底温度较低；不受杂质在衬底材料中的固溶度限制；横向效应比热扩散小。 2、什么是lss模型   注入离子在靶内的能量损失分为两个彼此独立的过程：1、核碰撞（核阻止），2、电子碰撞（电子阻止），总能量损失是他们的和。 3、核阻止和电子阻止分别可视为哪两种模型？核阻止在电子屏蔽和库仑力作用下的弹性小球碰撞；电子阻止类似于黏滞气体的阻力。 5、注入离子的能量分为三个区域，分别作出解释  低能区：在这个区域中核阻止本领占主要地位，电子阻止可以被忽略。中能区：在一个比较宽的区域中，核阻止本领和电子阻止本领同等重要，必须同时考虑。高能区：在这个区域中，电子阻止本领占主要地位，核阻止本领可以忽略。 6、什么是沟道效应？怎么避免？当离子注入的方向与靶晶体的某个晶向平行时，就会出现注入深度大于在无定形靶中的深度的现象叫沟道效应。第一、偏移晶向一定的角度；第二、在靶材料表面覆盖一层无定形材料薄膜。 7、离子注入怎样形成浅结？预先非晶化是一种是吸纳浅洁的比较理想方法。在注入离子之前，先以重离子高剂量注入，使硅表面变为非晶的表面层，这种方法可以是沟道效应减到最小，与重损伤注入层相比，完全非晶化层在退火后有更好的晶体质量。 8、注入离子与靶原子碰撞时出现的几种情况  第一、若传递能量Ed，那么，就不可能有移位原子产生。被碰原子只在平衡位置振动，将获得的能量以振动能的形式传递给近邻原子，表现为宏观的热量。第二、在碰撞过程中，靶原子获得的能量大于Ed而小于2Ed，那么被碰原子本身可以离开晶格位置。称为移位原子，并留一个空位。第三、被碰原子本身移位之后，还具有很高的能量，在它的运动过程中，还可以使它碰撞的原子发生移位。 9、什么是级联碰撞？移位原子与入射离子碰撞而发生移位的原子，称为第一级反冲原子。与第一级反冲原子碰撞而移位的原子称为第二级反冲原子，依次类推，这种不断碰撞的现象叫级联碰撞。 10、注入离子在si衬底产生哪几种损伤？第一、在原本为完美晶体的硅中产生孤立的点缺陷或者缺陷群；第二、在晶体中形成局部的非晶区域；第三、由于注入离子引起损伤的积累而形成非晶层。 11、以B和AS为例计算80kev的轻离子与重离子对si衬底产生的损伤百分比 12、离子注