字符发生器eda课设.doc

【精品文档】如有侵权，请联系网站删除，仅供学习与交流字符发生器eda课设.精品文档.课程设计任务书学生姓名： 专业班级： 指导教师： 工作单位： 题 目：字符发生器初始条件：Quartus 软件， EDA要求完成的任务： 1了解点阵字符的产生和显示原理。2了解E2PROM和16×16点阵LED的工作机理。3. 加强对于总线产生，地址定位的EPLD实现。4. 显示武汉理工大学欢迎你，感谢您报考理工大学时间安排：学习Quartus 语言的概况 第1天学习Quartus 语言的基本知识 第2、3天学习Quartus 语言的应用环境，调试命令，绘图能力 第4、5天课程设计 第6-9天答辩 第10天 指导教师签名： 年 月 日系主任（或责任教师）签名： 年 月 日目录摘要IAbstractII绪论11.设计内容及要求21.1设计的主要任务21.2 设计原理22. Quartus简介32.1 Quartus 概述32.2 Quartus 特点32.3 Quartus 的安装及启动33字符发生器的原理图及方法53.1 设计思路53.2 各模块的作用54器件及元件功能74.1 74LS161和两输入与非门用来构成十三进制计数器74.2 address模块84.3分频器104.4 ROM256X16存储器114.5 16X16点阵模型145 总体设计电路156 结论17参考文献：18附录19摘要在大型商场、车站、码头、地铁站以及各类办事窗口等越来越多的场所需要用LED点阵显示图形和汉字。LED行业已成为一个快速发展的新兴产业，市场空间巨大，前景广阔。随着信息产业的高速发展，LED显示作为信息传播的一种重要手段，已广泛应用于室内外需要进行服务内容和服务宗旨宣传的公众场所，例如户内外公共场所广告宣传、机场车站旅客引导信息、公交车辆报站系统、证券与银行信息显示、餐馆报价信息豆示、高速公路可变情报板、体育场馆比赛转播、楼宇灯饰、交通信号灯、景观照明等。显然，LED显示已成为城市亮化、现代化和信息化社会的一个重要标志。 本文基于eda讲述了16×16 LED汉字点阵显示的基本原理、硬件组成与设计、程序编译与下载等基本环节和相关技术。关键字：eda；信息传播；16×16 LED汉字点阵。AbstractIn the large shopping malls, railway stations, docks, underground station and a variety of things such as window areas need more graphics and character LED dot matrix display. LED industry has become a fast-growing new industry, a huge market space and bright future. With the rapid development of information industry, LED display as an important means of information dissemination, has been widely used in indoor and outdoor services, content and services needed publicity purposes in public places, Public places such as indoor and outdoor advertising, airport station to guide visitors information, public transport vehicles stop announcement systems, securities and banking information display, restaurants offer information Bean said highway variable information panels, relay race stadiums, building lighting, traffic lights, landscape lighting. Clearly, LED lighting display has become a city, modern and information society is an important sign.Based on the eda about 16 × 16 LED dot matrix display of the basic principles of Chinese characters, hardware and design, compile and download programs and other basic links and related technologies.Keywords:eda；Information dissemination；16 × 16 LED dot-matrix characters。绪论一个汉字，常见的是16×16的点阵，共256个发光点。 这些点，并不是同时发光的。如果每一瞬间，只有一行发光，那就需要把整个的汉字“横向取模”，送到显示屏；如果每一瞬间，只有一列发光，那就需要把整个的汉字“纵向取模”，送到显示屏。1. LED的显示原理： 16×16扫描LED点阵的工作原理同8位扫描数码管类似。它有16个共阴极输出端口,每个共阴极对应有16个LED显示灯，所以其扫描译码地址需4位信号线（sel0-sel3），其汉字扫描码由16位段地址（l0-l15）输入。 通过时钟的每列扫描显示完整汉字。 2. 本试验实现输出“武汉理工大学欢迎你，感谢您报考理工大学”这些汉字。1.设计内容及要求1.1设计的主要任务设计内容1了解点阵字符的产生和显示原理。2了解E2PROM和16×16点阵LED的工作机理。3. 加强对于总线产生，地址定位的EPLD实现。1.2 设计原理16×16扫描LED点阵的工作原理同8位扫描数码管类似。它有16个共阴极输出端口，每个共阴极对应有16个LED显示灯。所以其扫描译码地址需4位信号线。2864 E2PROM存贮器是电可擦除/编程的只读存贮器，容量为8k×8bit ,有13位并行地址线和8位并行数据线，而一个完整的字符所需的存贮容间为32字节即32×8 bit，也就是说2864最多可连续存256个16×16点阵字形。存贮方式可事先约定好。本设计就是要通过EPLD芯片产生读时序，将字形从2864中读出，然后产生写时序，写入16×16的点阵，使其扫描显示输出。2. Quartus简介2.1 Quartus 概述Quartus 是Altera公司推出的新一代开发软件，适合于大规模逻辑电路设计，是Altera公司的第4代可编程逻辑器件集成开发环境，提供了从设计输入到器件编程的全部功能，与Max+plus 相比，Quartus 设计软件增加了网络编辑功能，提升了调试能力，解决了潜在的设计延迟，同时其强大的设计能力和直观易用的接口，受到数字系统设计者的普遍欢迎。2.2 Quartus 特点Quartus 可以产生并识别EDIF网表文件、VHDL网表文件和Verilog HDL网表文件，为第三方EDA工具提供了方便的接口。Quartus 支持一个工作组环境下的设计要求，包括支持基于Internet的协作设计，与Cadence,ExemplarLogic,MentorGraphics,Synopsys和Synplicity等EDA供应商的开发工具相兼容。Quartus 作为一种设计环境，除支持Altera的APEX 20KE，APEX 20KC，APEX，ARM的Excalibur嵌入式处理器方案，Mercury,FLEX10KE和ACEX1K之外，还支持MAX3000A和MAX7000系列乘积项器件。Quartus 增加了一个新的快速适配编译选项，可缩短50%的编译时间。快速适配功能保留了最佳性能的设置，加快了编译过程，编译速度更快，对设计性能的影响最小。2.3 Quartus 的安装及启动开始安装，双击Quarters 安装包中setup.exe，单击下一步即可顺利完成。双击Quarters 桌面快捷方式，即可打开如下图2.1所示Quarters 设计软件界面。图2.1 Quarters 设计软件界面3字符发生器的原理图及方法时钟脉冲分频器地址计数器Rom存储器Address16x16点阵显示器1Hz脉冲图3.1 字符发生器的方框图3.1 设计思路字符要用16x16点阵显示所以涉及到行列的显示，根据字符将16x16点阵中所需点亮的二极管的内容存储到ROM存储器中，同时列依次扫描，计数器对16x16点阵显示器的行进行循环计数。3.2 各模块的作用此电路由分频器，十三进制计数器，ROM存储器，地址计数器组成。分频器的作用是将50Mhs的信号分为25Khz信号，提供给地址计数器与ROM存储器作为所需的时钟信号。地址计数器的作用是在时钟信号作用下，将从ROM中读出的信号对应正确的位置上的数值显示在点阵上。Reset是复位端，起复位作用，低电平时起作用。输出端qout15.0对应点阵上的L0L15，为点阵的行驱动信号输出， ad3.0对应点阵上的列，随着ad3.0的增加依次对列扫描。十三位进制计数器的输出与地址计数器的输出共同作用在ROM的输入，由此决定qout15.0的输出，使得输出字符循环显示。此十三进制计数器是由74LS161实现。ROM是一个ROM256X16的存储数据的具有读写功能的存储器，设计中存储着“武汉理工大学欢迎你，感谢您报考理工大学”这十九个字，在ad7.0输入相应地址时读取ROM256X16中相应的数据然后后经q15.0输出。主要功能是存储数据。图3.2 点阵原理图4器件及元件功能4.1 74LS161和两输入与非门用来构成十三进制计数器图4.1 器件图LDN：同步置数端 ； ENT/ ENP：使能信号控制端 ； CLRN：异步置零端； CLK：时钟信号输入端 ； A .B. C. D：输入端;RCO：进位信号输出端; QA .QB. QC. QD：输出端。74LS161为同步可预置数四位二进制计数器。图4.2 74LS161内部结构CLKCLRNLDNENTENP工作状态X0XXX置零10XX预置数1111计数X1100保持X11XX保持表4.1 74LS161功能表图4.3十三进制加法计数器原理图图4.4 波形仿真图4.2 address模块图4.5 address模块原理图clk为时钟信号输入端；reset为复位端，低电平有效；din15.0为接受ROM数据的端口；ad3.0为点阵显示器的列驱动信号；qout15.0为行驱动信号。Clk1为扫描时钟信号，控制扫描速度的快慢，当reset复位端为高电平情况下（即不起作用时），脉冲上升沿到来时，ad计数扫描信号端依次选中点阵的各列，din输入存储器中的数据，qout依次输出，在点阵上扫描显示生成地址选择的设计程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity adder is port(clk,reset:in std_logic; din :in std_logic_vector(15 downto 0); ad :out std_logic_vector(3 downto 0); qout :out std_logic_vector(15 downto 0);end adder;architecture a of adder isbegin process(clk,din,reset) variable Q1:std_logic_vector(3 downto 0):="0000" begin if clk'event and clk='1' then if reset='0'or(Q1="1111")then Q1:="0000" else Q1:=Q1+1; end if; qout<=din; end if; ad<=Q1; end process;end a; 图4.6 仿真波形4.3分频器图4.7分频器生成分频器div的设计程序library ieee; -分频器use ieee.std_logic_1164.all;entity fenpin isport(clk:in std_logic; out_saomiao:out std_logicend fenpin;architecture fp of fenpin is signal q_1,q_2:std_logic;begin process(clk) variable r:integer:=0; begin if clk'event and clk='1' then if r<10000 then r:=r+1; else r:=0;q_2<=not q_2; end if; end if; end process; out_saomiao<=q_2;end fp;图4.8 分频仿真4.4 ROM256X16存储器图4.9 ROM256X16存储器存入ROM的数据Width=16; Depth=256;各个字的编码如下：武DB 00H,40H,00H,50H,3FH,48H,00H,48H,00H,40H,FFH,FEH,04H,40H,04H,40H, 27H,40H,24H,40H,24H,40H,24H,20H,24H,20H,FFH,92H,00H,0AH,00H,06H汉DB 00H,00H,40H,00H,37H,FCH,14H,04H,84H,04H,62H,08H,22H,08H,09H,10H, 11H,10H,20H,A0H,E0H,40H,20H,A0H,21H,10H,22H,08H,24H,04H,08H,02H理DB 00H,00H,03H,F8H,FAH,48H,22H,48H,23H,F8H,22H,48H,FAH,48H,23H,F8H, 20H,40H,20H,40H,23H,F8H,20H,40H,F8H,40H,00H,40H,0FH,FEH,00H,00H工DB 00H,00H,00H,00H,7FH,FCH,01H,00H,01H,00H,01H,00H,01H,00H,01H,00H, 01H,00H,01H,00H,01H,00H,01H,00H,01H,00H,FFH,FEH,00H,00H,00H,00H大DB 01H,00H,01H,00H,01H,00H,01H,00H,01H,00H,FFH,FEH,01H,00H,02H,80H, 02H,80H,02H,40H,04H,40H,04H,20H,08H,10H,10H,08H,60H,06H,00H,02H学DB 22H,08H,11H,08H,11H,10H,00H,20H,7FH,FEH,40H,02H,80H,04H,1FH,E0H, 00H,40H,01H,80H,FFH,FEH,01H,00H,01H,00H,01H,00H,05H,00H,02H,00H欢DB 00H,80H,00H,80H,FCH,80H,04H,FCH,45H,04H,46H,48H,28H,40H,28H,40H, 10H,40H,28H,40H,24H,A0H,44H,A0H,81H,10H,01H,08H,02H,04H,0CH,02H迎DB 00H,00H,41H,80H,26H,7CH,14H,44H,04H,44H,04H,44H,F4H,44H,14H,C4H, 15H,44H,16H,54H,14H,48H,10H,40H,10H,40H,28H,40H,47H,FEH,00H,00H你DB 11H,00H,11H,00H,11H,00H,23H,FCH,22H,04H,64H,08H,A8H,40H,20H,40H, 21H,50H,21H,48H,22H,4CH,24H,44H,20H,40H,20H,40H,21H,40H,20H,80H，DB 00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H,00H, 0CH,00H,1EH,00H,1EH,00H,0CH,00H,04H,00H,08H,00H,10H,00H,00H,00H感DB 00H,50H,00H,48H,7FH,FCH,40H,40H,7FH,C0H,40H,48H,5FH,48H,51H,50H, 51H,22H,5FH,52H,80H,8EH,02H,00H,29H,90H,28H,ACH,48H,24H,07H,E0H谢DB 02H,08H,44H,88H,2FH,C8H,28H,88H,0FH,88H,08H,FEH,EFH,88H,28H,88H, 28H,C8H,2FH,A8H,21H,A8H,2AH,88H,34H,88H,28H,88H,12H,A8H,01H,10H您DB 09H,00H,09H,00H,13H,FCH,12H,04H,34H,48H,59H,40H,91H,50H,12H,4CH, 14H,44H,11H,40H,10H,80H,02H,00H,51H,84H,50H,92H,90H,12H,0FH,F0H报DB 10H,00H,11H,F8H,11H,08H,11H,08H,FDH,28H,11H,10H,15H,00H,19H,F8H, 31H,08H,D1H,90H,11H,50H,11H,20H,11H,50H,11H,8EH,51H,04H,21H,00H考DB 02H,00H,02H,10H,3FH,E0H,02H,40H,02H,84H,FFH,FEH,02H,00H,04H,10H, 0FH,F8H,12H,00H,27H,F0H,40H,10H,80H,10H,02H,20H,01H,20H,00H,C0H理DB 00H,00H,03H,F8H,FAH,48H,22H,48H,23H,F8H,22H,48H,FAH,48H,23H,F8H, 20H,40H,20H,40H,23H,F8H,20H,40H,F8H,40H,00H,40H,0FH,FEH,00H,00H工DB 00H,00H,00H,00H,7FH,FCH,01H,00H,01H,00H,01H,00H,01H,00H,01H,00H, 01H,00H,01H,00H,01H,00H,01H,00H,01H,00H,FFH,FEH,00H,00H,00H,00H大DB 01H,00H,01H,00H,01H,00H,01H,00H,01H,00H,FFH,FEH,01H,00H,02H,80H, 02H,80H,02H,40H,04H,40H,04H,20H,08H,10H,10H,08H,60H,06H,00H,02H学DB 22H,08H,11H,08H,11H,10H,00H,20H,7FH,FEH,40H,02H,80H,04H,1FH,E0H, 00H,40H,01H,80H,FFH,FEH,01H,00H,01H,00H,01H,00H,05H,00H,02H,00H填入表格如下：图4.10 汉字编码表4.5 16X16点阵模型图4.11 16X16点阵模型图5 总体设计电路图5.1 总体设计原理图图5.2 仿真波形工作情况输入十六进制计数器变为十三进制计数器，在输入时钟信号作用下输出0000-1100的地址数据再和adder的输出端adder3.0共同作为了ROM的输入端，控制ROM中各数据的输出，然后数据从q15.0输出到adder中，经过列循环扫描ad3.0， qout15.0同时输出到16x16点阵上。两频率必须相差一定数值。从波形仿真图中可以得到：Adder每变化十六下，输出qout变化十六次，即一个字输出的整个过程。模块间的连接关系1、硬件连接将clk1端接时钟输出，并使输入频率约为25Khz时钟信号，clk端接另一时钟输出，并使输入频率是100Hz时钟信号;qout15.0分别接点阵显示模块的L15L0，ad3.0分别接点阵显示模块的SEL3SEL0。Clk对应IO3,用导线连接IO3与CLK_OUT,调节SW17SW20使CLK_OUT输出所需频率。Reset对应CPU板的RESET复位按键。四位功能选择位VGA3.0设置为0110。2、管脚说明（1）ad3.0为列地址控制，定义在4位地址线上。（2）qout15.0为行数据输出，定义在16位数据总线上。（3）VGA3.0为功能选择管脚，VGA=0110,表示16X16LED点阵显示功能选取，16位数据总线作为点阵的行值，4位地址对应列值编码。 （4）clk为输入时钟频率端口，定义在EP1C12板上的50MHz晶振上。6 结论在实验的过程中我们要培养自己的独立分析问题，和解决问题的能力。培养这种能力的前提十你对每次实验的态度。如果你在实验这分哪敢买很随便，抱着等老师教你怎么做，拿同学的报告去抄，尽管你的成绩会很高，但对将来工作是不利的。通过电子课程这既的数字部分EDA设计，我们掌握了系统的数学电子设计的方法，也不知道了使用调试适配的具体操作方法。在设计过程中，我们遇到了各种问题，在李老师的耐心指导下和我们自己的努力，克服了各种问题，最后得到了成功。但是我也发现了一些问题，发现了这自己的不足，在课程设计方面自己的一些欠缺。如程序的正确性和完整性，仿真图的正确性，以及管脚的连接等。总之，这次设计使我掌握了很多有用的经验，也学到了很多在课本上学不到的知识，和一些操作技巧，为以后的学习和工作打下了坚实的基础，感谢学校给我们这么一个机会，让我们自身得到了锻炼，也感谢老师在此期间，对我们的耐心教导。参考文献：1宋嘉玉，孙丽霞EDA实用技术北京：人民邮电出版社，2006.12 2齐洪喜，陆颖VHDL电路设计实用技术北京：清华大学出版社，2004.53章彬宏EDA应用技术北京：北京理工大学出版社，2007.74汉泽西EDA技术及其应用北京：北京航空航天大学出版社，2004.55谭会生EDA技术基础长沙：湖南大学出版社，2004.8附录library ieee;use ieee.std_logic_1164.all;entity bitmap isport(clock:in std_logic; hang_1:out std_logic_vector(15 downto 0); lie_1:out std_logic_vector(3 downto 0)end bitmap;architecture one of bitmap iscomponent fenpin port(clk:in std_logic; out_saomiao:out std_logicend component;component bitmap_hang port(clk:in std_logic; hang:out std_logic_vector(15 downto 0)end component;component bitmap_lieport(clk1:in std_logic; lie:out std_logic_vector(3 downto 0)end component;signal a:std_logic;begin u1:fenpin port map(clk=>clock,out_saomiao=>a); u2:bitmap_hang port map(clk=>a,hang=>hang_1); u3:bitmap_lie port map(clk1=>a,lie=>lie_1); end one;library ieee; -hanguse ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity bitmap_hang isport(clk:in std_logic; hang:out std_logic_vector(15 downto 0)end bitmap_hang;architecture one of bitmap_hang isbegin process(clk) variable a:integer range 0 to 15; variable b:integer:=0; variable c:integer:=0; begin if clk'event and clk='1' then a:=a+1; b:=b+1; if b=100 then b:=0; c:=c+1; if c=288 then c:=0; end if; end if;end if; case a+c is when 0=> hang<="0010000000100000" -武 when 1=> hang<="0010000000100000" when 2=> hang<="0011111100100100" when 3=> hang<="0010000000100100" when 4=> hang<="0010000000100100" when 5=> hang<="0011111111100100" when 6=> hang<="0010000100100100" when 7=> hang<="0010000100100100" when 8=> hang<="0010000000100000" when 9=> hang<="0000001111111111" when 10=>hang<="0001110000100000" when 11=>hang<="0010000000100010" when 12=>hang<="0100000000101100" when 13=>hang<="1000000000100000" when 14=>hang<="1110000000100000" when 15=>hang<="0000000000000000" when 16=>hang<="0000010000010000" -汉 when 17=>hang<="0000010000100010" when 18=>hang<="0111111001100100" when 19=>hang<="0000000100001100" when 20=>hang<="1000000010000000" when 21=>hang<="0100000000011100" when 22=>hang<="0010000001100100" when 23=>hang<="0001000110000100" when 24=>hang<="0000101000000100" when 25=>hang<="0000010000000100" when 26=>hang<="0000101000000100" when 27=>hang<="0001000110000100" when 28=>hang<="0010000001100100" when 29=>hang<="0100000000011100" when 30=>hang<="1000000000000000" when 31=>hang<="0000000000000000" when 32=>hang<="0001000001000100" -理 when 33=>hang<="0001000001000100" when 34=>hang<="0001111111111100" when 35=>hang<="0001000001000100" when 36=>hang<="0001000001000100" when 37=>hang<="0100000000000000" when 38=>hang<="0100010011111110" when 39=>hang<="0100010010010010" when 40=>hang<="0100010010010010" when 41=>hang<="0111111111111110" when 42=>hang<="0100010010010010" when 43=>hang<="0100010010010010" when 44=>hang<="0100010011111110" when 45=>hang<="0100000000000000" when 46=>hang<="0000000000000000" when 47=>hang<="0000000000000000" when 48=>hang<="0010000000000000" -工 when 49=>hang<="0010000000000100" when 50=>hang<="0010000000000100" when 51=>hang<="0010000000000100" when 52=>hang<="0010000000000100" when 53=>hang<="0010000000000100" when 54=>hang<="0010000000000100" when 55=>hang<="0011111111111100" when 56=>hang<="0010000000000100" when 57=>hang<="0010000000000100" when 58=>hang<="0010000000000100" when 59=>hang<="0010000000000100" when 60=>hang<="0010000000000100" when 61=>hang<="0010000000000100" when 62=>hang<="0010000000000000" when 63=>hang<="0000000000000000" when 64=>hang<="0100000000100000" -大 when 65=>hang<="0100000000100000" when 66=>hang<="0010000000100000" when 67=>hang<="0001000000100000" when 68=>hang<="0000100000100000" when 69=>hang<="0000011000100000" when 70=>hang<="0000000110100000" when 71=>hang<="0000000001111111" when 72=>hang<="0000000110100000" when 73=>hang<="0000011000100000" when 74=>hang<="0000100000100000" when 75=>hang<="0001