数字时钟课程设计报告.doc

【精品文档】如有侵权，请联系网站删除，仅供学习与交流数字时钟课程设计报告.精品文档.数字电子技术课程设计题目 ：数字电子钟的设计学院 ：机械与电子工程学院专业 ：电子信息工程年纪 ：班级 ：姓名 ：学号 ：指导老师 ：日期 ：2012/6/12目录第一部分 设计任务和要求-3第二部分 设计方案的选择和论证-3第三部分 总体电路的方框图和说明-4第四部分 单元电路的设计-4第五部分 总体电路的电路图-8第六部分 收获体会-10第七部分 参考资料-10一 设计任务和要求1. 设计目的数字电子技术课程设计是在学习完数字电子电路课程之后，按照课程教学的要求，对学生进行综合性训练的一个实践性教学环节。主要目的是培养学生综合运用理论知识能力，分析问题和解决问题的能力，以及根据实际要求进行独立设计的能力；了解数字电子电路的一般设计方法，初步掌握数字电子线路安装、布线、焊接、调试等基本技能；熟练掌握电子电路基本元器件的使用方法，训练、提高读图能力；掌握组装、调试方法数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时叙电路。通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。1.1设计指标 1. 时间以12小时为一个周期；2. 显示功能：具有“时”、“分”、“秒”的数字显示；3. 具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；4 整点报时：当时钟计时到整点时，能进行整点报时。1.2 设计要求1、电路设计原理说明2、硬件电路设计(要求画出电路原理图及说明)3、实物制作：完成的系统能达到题目的要求。4、完成课程设计报告二 设计方案的选择 数字电子钟由信号发生器、“时、分、秒”计数器、LED数码管、校时电路、整点报时电路等组成。工作原理为时钟源用以产生稳定的脉冲信号，作为数字种的时间基准，要求震荡频率为1HZ，为标准秒脉冲。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现24小时的累计。LED数码管将“时、分、秒”计数器的输出状态显示。校时电路是来对“时、分、秒”显示数字进行校对调整。三 总电路图的方框与说明总体电路设计是将单元电路模块小时计时电路、分钟计时电路、秒计时电路、校时选择电等模块连接在一起，外接输入开关和输出显示数码管构成。总体结构图如下：四 单元电路的设计4.1 振荡电路多谐振荡器也称无稳态触发器，它没有稳定状态，同时无需外加触发脉冲，就能输出一定频率的矩形波形（自激振荡）。用555实现多谐振荡，需要R1，R2和电容，并接+5V的直流电源。振荡周期：T=0.69(R1+2R2)C其中当R1=5K，R2=4.7K，C=100uF时，T=0.9936s4.2 CD40110工作原理 CD40110为十进制可逆计数器/锁存器/驱动器，具有加减计数，计数器状态锁存，七段译码输出等共能。这次设计用到CD40110的加计数、七段译码输出功能。 CD40110有2个计数时钟输入端CPu和CPd分别用作加计数时钟输入和减计数时钟输入。由于电力内部有一个时钟信号预处理逻辑，以此当一个时钟输入端计数工作是，另一个时钟输入端可以是任意状态，所以我们采用CPu接脉冲信号，CPd悬空。CD40110的进位输出CO和借位输出BO一般为高电平，当计数器从90时，BO输出脉冲，当计数器从09时，CO输出脉冲，以此利用CO端可以实现大于10进制的计数功能。 BO 进位输出端 CO 借位输出端 CPd 减计数器时钟输入端 CPu 加计数器时钟输入端 CR 清除端 /CT 计数允许端/LE 锁存器预置端 VDD 正电源 VSS 地 YaYg 锁存译码输出端 封装图 功能表4.3 秒计数电路秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：利用十进制计数器CD40110设计10进制计数器显示秒的个位 。个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。利用74LS161和74LS11设计6进制计数器显示秒的十位 ，当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD40110的清零端，同时产生一个脉冲给分的个位。 60进制-秒计数电路4.4 分计数电路分的个位部分为逢十进一，十位部分为逢六进一，从而共同完成60进制计数器。当计数到59时清零并重新开始计数。秒的个位部分的设计：来自秒计数电路的进位脉冲使分的个位加1，利用十进制计数器CD40110设计10进制计数器显示秒的个位 。个位计数器由0增加到9时产生进位，连在十位部计数器脉冲输入端CP，从而实现10进制计数和进位功能。利用74LS161和74LS11设计6进制计数器显示秒的十位 ，当十位计数器由0增加到5时利用74LS11与门产生一个高电平接到个位、十位的CD40110的清零端，同时产生一个脉冲给时的个位。 60进制-分计数电路4.5 时计数电路来自分计数电路的进位脉冲使时的个位加，个位计数器由0增加到9是产生进位，连在十位计数器脉冲输入端CP，当十位计到2且个位计到3是经过74LS11与门产生一个清零信号，将所有CD40110清零。24进制-时计数电路4.6 显示电路由CD40110产生十进制数字，再由数码管显示出来。这里的LED数码管是采用共阴的方法连接的。4.7 校时电路数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计 数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。这里利用轻触开关来实现校时功能，轻触开关的一端接高电平，另一端接时或分的个位CD40110的CP，当按下轻触开关时，时或分的个位就会加1，这样就能实现校时功能。五 总体电路的电路图 六 收获体会六 收获与体会在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。这学期数电实验课的考试就是做的数字钟，所以在计数模块上面有以前的经验，设计技术模块很快就得出了正确的结果，虽然跟实验室用得芯片不一样，但原理六 六 收获与体会在此次的数字钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。这学期数电实验课的考试就是做的数字钟，所以在计数模块上面有以前的经验，设计技术模块很快就得出了正确的结果，虽然跟实验室用得芯片不一样，但原理不一样，我也得出结论，不同的电路可以实现同样的功能，我们应该设计最简单，最经济，最实用的电路。当然这个不一定所有条件都符合，找到一个最大限度满足各种条件的方案是我们设计的目标。每次课程设计是一次难得的锻炼机会，让我们能够充分利用所学过的理论知识还有自己的想象的能力，另外还让我们学习查找资料的方法，以及自己处理分析电路，设计电路的能力。我相信是对我的一个很好的提高。平时在学习理论知识的时候，我们应该更注重实践，应付考试有考试的方法。这次的课程设计让我懂得了它们在实际中的用途，还有我们身边的很多数字钟电路，这些都是我们自己可以实现的，以前那些神秘的东西在不断的学习过程中变得不再那么神秘，我相信，以后还有更多的谜底被揭开。通过这次课程设计，我还更加深了理论知识的学习。这次的设计电路我用到了计数器、译码器等，通过自己分析和设计更好地运用了它们，而且还学会了它们更多的功能，发现它们的功能远比书上说的多很多，可以利用不同的接法设计出各种各样不同的电路出来。模电课程设计学到得方法在这里可以继续使用，比如MULTISIM等学习软件，给设计提供了很大的便利。课程设计机会不多，这学期很好，有足够的时间，上学期因为模电课程设计临近期末才给出来，做得很匆忙，觉得不是敷衍老师，而是敷衍自己。虽然自己很努力的做了，但觉得做得不够好，难免有点遗憾。这学期本来课不多，课程设计又给得比较早，自己认真做了，觉得还是小有收获。碰到的问题越让人绝望，解决问题之后的喜悦程度就越高。作为工科类的学生，以后工作了难免要碰到许许多多的问题，不要绝望，坚持，直到看到胜利的曙光。七 参考资料1 数字电子技术基础康华光 主编 高等教育出版社 。2 电子线路设计·实验·测试第三版，谢自美 主编，华中科技大学出版社。3 电子线路综合设计实验教程 刘鸣 主编