晶体教材1.doc

【精品文档】如有侵权，请联系网站删除，仅供学习与交流晶体教材1.精品文档. 晶体零件教材 前 言 Page 前言 晶体类零件是MONITOR整机上的核心零件，由于大多数硅材料制成的半导体器件，而硅以晶体结构存在故由硅制成的二极管，三极管等元器件被归入晶体类零件。目前晶体类零件包括：二极管（93A），三极管（57A），集成电路（56A），晶体振荡器（93A22-*）。晶体类零件大多为主动元件，即对施加的电压或电流具有非线性的控制作用，是完成MONITOR线路设计的核心零件。 晶体零件教材 第一章: 晶体二极管 Page 一 定义：具有单向导电性的两端元件。二 符号及主要参数：1、 符号：普通二极管： 稳压二极管 肖特基二极管：2、主要参数：VF-正向电压； IR-反向漏电流； VZ-稳定电压三二极管分类1 按制造工艺可分为：A SILICONE COATED RECTIFIERS 普通塑封二极管B GLASS PASSIVATED PELLET RECTIFIERS （GPP） 玻璃钝化二 极管C SINTERED GLASS RECTIFIERS D IMPLOSION RECTIFIERS 玻璃封装二极管2 按作用可分为：A 整流二极管 93A50/52-*，在线路中起整流作用。B 开关二极管 93A60/64/1020-*，起单向开关作用C 稳压二极管 93A39-* 小电流下利用反向雪崩击穿效应产生稳压作 用。D 发光二极管 81A-* 利用半导体的光电效应起发光指示作用。晶体零件教材第一章: 晶体二极管 Page 四. 主要电气参数的定义常见二极管正反向U-I曲线： IF VR(VZ) VF IR(IZ)1 IF：正向电流，一般定义为该二极管可连续承受的额定正向电流， 不作为可直接测试值。2 VF：正向压降，一般是指在规定正向电流IF下量取的正向电压，VF通常与材料有关，通常PN结两边（P区和N区）掺杂浓度比越大，VF也越大，而肖特基类型的二极管由于势垒区的势垒高度较小通常VF较小。3 IR：反向漏电流，一般是指在规定的反向电压VR下流过二极管的反向电流。IR通常与制造工艺有关，理想的二极管其漏电流是由于PN结的少子漂移所引起，其值与温度关系较大。通常温度每上升10 C IR增加一倍。而实际IR的组成除少子漂移外还与PN结形成及二极管组装工艺中杂质的引入有较大关系。晶体零件教材 第一章: 晶体二极管 PageVR：反向耐压，通常是指在规定的反向漏电流IR下二极管所承受的反向耐电压，与IR类似，VR与制造工艺及材料有关，一般肖特基二极管的反向耐压大多<500V，同样在二极管的生产工艺中引入的杂质也会引起VR下降。4 VZ：稳定电压，在额定的稳定电流IZ下，二极管两端近似稳定的反向电压。利用二极管反向击穿后，两端电压近似维持不变的原理可以制成稳压二极管，按其稳压值的不同可分为两类：（1） 、击穿，通常VZ 6V，具有负温度系数。（2）、雪崩击穿，通常VZ 6V，具有正温度系数。5 TRR：反向恢复时间理想的二极管当其两端电压极性由正向瞬间变为反向时应在瞬间表现为反向截止特性，但实际情况并非如此。如下图：I(A) I(A)0.5A 0.5A Trr t(ns) 0.25A t(ns)1A晶体零件教材 第一章: 晶体二极管 Page造成此现象的原因是空间势垒区的电容效应所致。测试方法如上图所示，在二极管两端施加A波形电流，量取二极管两端的电流波形如图 B，则从IR=0点到IR=0.25A点所需要的时间即定义为反向恢复时间， 目前也有其他的测试条件及测试判据但与上述方法仅数值上差异，基 本方法一致。四 二极管的构造及原材料 目前主要有以下四种构造：1 SILICONE COATED RECTIFIERS2 GLASS PASSIVATED OELLET RECTIFIERS3 SINTERED GLASS RECTIFIERS4 IMPLOSION RECTIFIERS 其制造材料主要为： 1 DICE-硅制成的PN结芯片2 引脚-铜质引线3 封装材料-树脂/玻璃4 内部SILICON（硅胶）及MOLY等引线材料。五 制造流程及品管重点晶体零件教材第一章: 晶体二极管 Page 流程： 品管重点： 单晶硅 硅的纯度会影响各项电气参数的一致性。基片 掺杂 直接形成各项电气参数，其制程控制对二极 管品质影响极大。切割 影响芯片的机械性能。组装 焊接 影响可靠性，焊接不良会造成外力作用 下电参数变化 酸洗 清洗不干净或引入杂质易引起IR偏大。 晶体零件教材 第一章: 晶体二极管 Page上胶 作用在于密封PN结芯片防止潮气侵入及 内部杂质的移动引起IR增大同时也可增 强机械强度封装 以树脂包封材料固定二极管本体。测试 区分出正确极性。印字 标示正确的型号及极性 包装出货 晶体零件教材 第一章: 晶体二极管 Page六 常见之信赖性实验A 高温下反向峰值电流 条件：T=Tambmax（正常工作的最高温度） Vrm=Vrrm （反向峰值电压） 测试：漏电流 Irm2B 正向浪涌电流 条件：以Ifsm正弦半波50HZ冲击一次。 测试：Vfm,Irm1C 引脚拉力及弯曲实验D 热冲击试验 条件：0C-100C间循环10次 测试：Vfm,Irm1E 耐湿性 条件：85+/-3C，85+/-5%持续500H 测试：Vfm,Irm1F 电耐久性（高温反偏） 条件：高温反偏（塑封-100+/-5C，玻封-150+/-5C，Vrm=Vrrm+/-5%） 测试：Vfm,Irm1G 标志耐久性 条件：GB4937/4.2方法2 晶体零件教材 第一章: 晶体二极管 Page 测试：GB4937/4.2H 其他项目1 易燃性：GB4937/4.12 耐焊接热：260+/-5C 10S3 温度循环：-40+/-5C Û Tstgmax 10次4 蒸汽加压：121C 202Kpa 10H5 高温储存：Tstgmax 1000H15均测试Vfm,Irm1试验前后变化率作为判据。 晶体零件教材 第二章: 晶体三极管 Page一 定义：具有电流（压）控制功能的三端元件。二 符号： NPN 型三极管 PNP型三极管 三 电参数通常双极性三极管具有：Vceo,Vcbo,Vebo,Iceo,Icbo,Iebo,Hfe1(2),Vbe(on),Vce1(2),Cob,Ft etc.场效应管（FET）具有：Vdss,vgs(th),Rds(on),Gfs,Igss,Idss,Ciss,Coss,Crss,Vgss,Vds(on) etc.上述V*通常为耐压或饱和压降。I*通常为漏电流。C*为等效电容。Hfe为放大倍数。Cob 为结电容Ft工作频率带宽。Rds(on)为导通阻抗Gfs为导通跨导。具体定义可参考相关资料。四 主要分类A 按结构可分为：双极型三极管，FET场效应管及达灵顿复合管等。 PNP 型三极管 双极型三极管 NPN 型三极管 晶体零件教材 第二章: 晶体三极管 Page N-CHANEL FET 场效应管（FET） P-CHANEL FETB 按MONITOR使用的用途又可分为：电源开关管，行管，开关管，视放管，行推动管等等。场效应管（FET）是一种具有正向受控作用的半导体器件，有结型场效应管（JFET），绝缘栅型场效应管（IGFET）两种。 N-CHANEL-N沟道FET JFET P-CHANEL-P沟道FET MOSFET-金属-氧化物-半导体FET IGFET MNSFET-金属-氮化物-半导体FET 增强型-N沟道增强型FET N-CHANEL 耗尽型-N沟道耗尽型FET IGFET 增强型-P沟道增强型FET P-CHANEL 耗尽型-N沟道耗尽型FET 晶体零件教材 第二章: 晶体三极管 Page五三极管制造流程三极管及集成电路中,各种元器件及其相互的连线都是按照统一的工艺流程制造。该标准工艺流程是根据NPN型晶体三极管的制造过程进行编制的。基本流程如下： 掩埋层N+扩散 Þ 外延生长 Þ 隔离P+扩散 Þ 基区P扩散 Þ 发射区N+扩散 Þ 薄膜淀积。A 掩埋层N+扩散： P型基片（衬底）形成N+掩埋层。 P型硅片 P型硅片 Sio2 衬底Þ氧化表面形成一层具有一定厚度的SIO2N+区P型 硅片 P型硅片 Þ光刻形成掩埋层窗口Þ进行N+扩散在扩散窗口的区域形成N+掩埋 层。（扩散温度越高及时间越长掩埋层的厚度越厚）B 外延生长在温度1000C-2000C的反应炉内进行，其作用为在P型衬底上生成一层N型杂质半导体，作为NPN型三极管的集电区。外延层的厚度和掺杂浓度决定了三极管的反向击穿电压V(br)ceo的大小。一般的，掺杂浓度越低，外延生长层越厚，V(br)ceo越大。 N区N+区N+区P型 硅片P型 硅片C. 形成隔离区 晶体零件教材 第二章: 晶体三极管 Page1. P+扩散隔离：通过氧化，光刻和P+扩散将外延生长层划分成一个个彼此电绝缘的隔离区，通常各种元件就制造在各自的隔离区内，隔离区也可称为隔离岛。电绝缘的实现：在电路中衬底接在最负的电位上，因此各N型隔离岛与P型衬底间形成的PN结反偏。但由于PN结在反偏时的结电容效应及漏电流使这种工艺无法用在高频应用领域内。2 介质隔离：即利用SIO2作为隔离岛周围的绝缘层。主要工艺过程为：N型硅片Þ外延生长生成N+掩埋层覆盖在硅片上Þ利用化学腐蚀形成凹槽Þ氧化生成SIO2膜覆盖在硅片上Þ外延生长形成多晶硅覆盖层Þ研磨，将N型硅片的背面进行研磨一直磨到多晶硅为止，至此即形成一个个由二氧化硅形成的隔离岛。 研磨掉该技术比较完善，但工艺复杂，成品率低，一般在高性能集成电路中采用。 晶体零件教材 第二章: 晶体三极管 PageC 基区P扩散其主要过程为在每个隔离岛内通过氧化，光刻和P扩散形成NPN型三极管的基区，通常基区深度为13umP P+ N N P+ P型衬底 P+ N P+ P型衬底4 N+ N+D 发射区扩散主要过程为在基区内通过氧化，光刻和N+扩散形成NPN型三极管的发射区。发射区深度为0.252.5um，发射区N+扩散的同时形成集电极的引线区。 P+ N N N P+ P型衬底PPP N+E 薄膜淀积主要作用为完成晶体三极管各引线和元器件之间的连线，在这个工艺过程中，先通过氧化和光刻开出各引线窗口，然后在整个片子表面淀积一层铝（部分高性能的IC如INTEL的CPU已采用铜作为导体）再按连线图需要，将不需要的部分去掉，然后置于真空中加热，使铝与硅之间形成良好的电接触。 六 其他集成元件的制造工艺A晶体二极管通常集成电路中的晶体二极管都是由NPN型晶体三极管连接而成。方法可有两种：1。CB结二极管2。EB结二极管。方法1实际上是将三极管EB极短接，而此种方法形成的三极管工作在正向电压时，由P型正极，N型负极和P型衬底而形成的寄生PNP型三极管工作在放大区，这将严重影响二极管的性能，而利用发射结作成的二极管中这个寄生三极管就不存在，因此，大多采用方法2制造二极管。若将其作为稳压管，相应的稳压值VZ为：68V，并具有正温度系数。 晶体零件教材 第二章: 晶体三极管 PageB 电阻集成电路中的电阻有扩散电阻和金属电阻两大类。1 扩散电阻：即杂质半导体的体电阻，其阻值决定于掺杂浓度，扩散深度和扩散窗口的尺寸。可以由标准发射区N+扩散流程形成N+区电阻也可以由标准基区P扩散形成P区电阻。一般、N+区电阻阻值很小为几十，而P区电阻阻值一般为100-20K。2 金属膜电阻是利用标准薄膜淀积流程在二氧化硅表面淀积一层金属膜形成温度系数较低的金属膜电阻。IC中的电阻阻值由于受到芯片有限尺寸的限制，其阻值一般不超过100 K，同时由于分布电容的影响限制了其工作频率。C 电容集成电路中的电容大都为PN结反向偏置时的结电容，改变结面积及施加的反向偏置电压可以控制其电容量。其中发射结电容可以提供较大的容量，但其耐压较低为6V左右，集电结电容可以提供的容量较小但耐压可达50V左右。IC中也可以采用金属-氧化物-半导体MOS电容即以SIO2为介质，铝层和发射区N+扩散区作为上，下两极板的平板电容器，其容量取决于扩散窗口尺寸和SIO2厚度而与外加电压无关。 晶体零件教材 第三章: 集成电路 Page一 定义：利用微电子技术将多种电子元器件集成在一块芯片上并可完成特定功能的单元器件。二 表示符号：根据具体的功能及器件封装形式不同具有各种表示符号，无固定表示方式（运放，数字电路常用表示符号见附录）三 电气参数及单位：根据各型号应用范围及功能差异具有相应的电气参数，但一般都有极限工作电压，工作温度，额定消耗功率，消耗电流等常用参数。四 分类情况： 半导体集成电路 薄膜集成电路 1按制造工艺可分为 膜集成电路 混合集成电路 厚膜集成电路 TTL 双极型 DTL 等2按基本电路方式可分为 ELL PMOS 单极型 NMOS 等 CMOS 小规模 SSI 100个元件 中规模 MSI （100，1000）个元件3按集成度可分为 大规模 LSI 1000个元件 超大规模 VLSI 10万个元件。 数字集成电路4按功能区分 模拟集成电路 混合集成电路五 制造流程具体制造流程参考三极管教材，IC封装技术简介见附录。 晶体零件教材 第三章: 集成电路 Page六 IC失效机理分析失效的定义: 在正常的使用条件下,因零件本身的原因导致部分或全部功能无法实现的状态.目前冠捷的主流产品为显示器，其线路中主要IC为：1.CPU部分2.同步信号处理部分3.电源部分4.场推动部分5.视频放大部分.按其处理信号的类型又可分为:数字电路: IC101,IC102,IC103模拟电路IC601,IC501,模数混合电路IC901,801,IC401 ETC.失效的主要可能原因: 1.IC 内部线路设计存在缺陷对使用在裕度较小的条件下部分线路功能失效造成芯片失效.解决方法A.使用者降低要求,增加裕度,合理使用IC.B.推动IC厂商确保IC具有相应的可靠性. 2.静电因素.目前有相当部分的IC失效与静电有关.包含数字电路的IC一般都使用了CMOS技术以降低功耗,增加集成度,同时此类IC失效率相应的也较高.而显然不含CMOS电路,使用裕度较大的IC如IC501则失效率较低.3.使用因素.在设计及试跑初期,DERATING不足的设计未及时纠正,或主副料导入时未作全面的匹配验证,导致大量导入后,因使用数量的增多使以部分问题显现出来.4.匹配问题.IC部分数字化以及IIC总线控制技术的引入带来了CPU与外围IC间数据的匹配问题，模拟信号的匹配问题。模拟信号的匹配问题较易被发现并于早期纠正，而涉及到数据匹配的问题则是相当难分析和解决的。此点的解决要求必须熟悉软体，并通过调整总线通讯的时序，增加看门狗及掉电保护电路方式解决。结论： 任何一块IC当它无法在相应的线路中正常工作时，切不可因换一块IC故障即排除而简单判断为IC材质不良，作为工程师要深入分析失效原因，并做相关验证，以寻求真正解决办法。 晶体零件教材 附录: 集成电路特点 Page1. 元器件的匹配性较好,但性能参数的绝对误差大,由于各元件都是采用同一工艺在同一块硅片上形成,因此同类元器件之间性能参数的相对误差较小,温度特性一致.但由于生产过程中各道工序的工艺条件难以精确控制所以,往往会造成前后两批生产出来的产品性能差异较大.2. 寄生参量的影响较为突出.3. IC中集成的电阻,电容的量值上受到限制,一般电阻的阻值不超过20K电容量不超出100PF.因为当电阻和电容值太大时占用硅片的面积过大,将严重影响集成度.4.由于目前的IC制造工艺,仍不能集成下述元件:电感,变压器等.晶体零件教材 附录:场效应管与双极型三极管比较 Page1.晶体三极管输入端的PN结为正向偏置,因而基极电流较大,相应的输入电阻较小,而JFET输入端的PN结为反偏,MOSFET有绝缘层隔离,因而它们的栅极电流很小,相应的输入电阻很大.2.场效应管是利用多子导电的半导体器件,所以,它是一种单极型器件,而晶体三极管则是空穴和自由电子都参与工作的器件,因此又称为双极型三极管.3.小电流,低电压下工作时FET可作为电压控制的可变线性电阻器和导通电阻很小的无触点电子开关.4. MOSFET是一种自隔离器件,它的制造工艺比较简单,因此在集成电路中采用MOSFET可以达成较高集成度,故在大规模和超大规模集成电路中MOSFET被大量采用. 晶体零件教材 附录: IC封装流程 Page一.封装的作用1. 电连接,即将DICE上各引出点通过焊接工艺引出连接在相应引脚上.2. 提供机械支持,便于安装及电焊3. 防止物理,化学及辐射损伤.4. 提供良好的散热条件.二.基本封装流程简介1. WAFER MOUNT -贴片将晶片粘贴在蓝膜上,其作用是在后继工序中保持芯片位置,便于操作2.WAFER SAW -切片 沿切割道切割晶片,将大直径的晶片切割为芯片单位.3.DIE ATTACH -粘片 将切割下来的芯片粘贴在IC框架上,作用是固定芯片,准备焊接引线并实现导电和导热.4. 焊线 在芯片和框架管脚之间焊接引线作用为连接芯片焊点和管脚焊点,进而可以通过管脚连接外部电路.5. MOLDING 模封将部分框架和焊线后的芯片用树脂模封料封装,作用为进一步固定芯片并保护芯片和引线不受外部物理,化学影响.6. DEFLASHING 去毛刺除去框架底板上的模封废料,进一步增强功率器件的散热性能.7. CROPPING 切筋将连接在一起的IC分割为独立的IC单体,作用为提供可安装焊接在印刷电路板上的元件.8. SOLDER DIP 浸锡在管脚上镀上锡合金,作用为增强可焊性,并防腐蚀.9. TEST/MARK 测试/打印将元件测试分类,并按型号激光打印,以确保元件电性能和正确的销售类型,打印商标和追溯代码. 10.PACKING 包装 将元件装入包装材料内,作用为在处理和搬运过程中防止物理或静电损伤. 晶体零件教材 附录:二极管原理简介 Page一. 二极管内部结构简图 N P二. 二极管单向导电性的原理简介当P型半导与N型半导体相接触时,由于P区的空穴浓度>N区的空穴浓度,而N区的自由电子浓度>P区的自由电子浓度,因此P区中空穴会扩散至N区,并与N区电子复合,N区中自由电子扩散P区并与P区空穴复合,结果接触面附近P区留下带负电荷的受主杂质离子而N区留下带正电荷的施主杂质离子,因此建立了内建电场E 形成空间电荷区(也可称为耗尽区,阻挡层,势垒区等),由内建电场E产生的电势差称为内建电位差用 VB表示通常当Na(受主杂质浓度)Nd(施主杂质浓度)一定时,VB与Ni 有关,通常Ge的Ni>Si故一般室温下 Ge: VB=0.20.3V ; Si: VB=0.60.8V由于势垒区的存在使得PN结具有了单向导电性,因为:1. 当外加正向V与内建电场方向相反时,势垒的高度由VB减少为VB-V这样打破了扩散运动与漂移运动的动态平衡,使P区多子空穴注入N区与N区电子复合.同样N区多子电子注入P区与P区空穴复合形成正向电流. 2.当外加电压V与内建电场方向相同时,势垒高度由VB变为VB+V,使 少 子的漂移运动超过多子的扩散运动,形成反向电流(即漏电流)可以证明反向电流为一个与反向电压无关而与温度有关的量,一般为nA数量级通常温度每上升10C IR增加一倍.三. 二极管PN结的击穿特性 当反向电压增大到一定数值时PN结的反向电流随反向电压的增加而急剧增大,这种现象称为PN结的击穿. PN结的击穿可分为雪崩击穿和齐纳击穿两种:1. 雪崩击穿 通常击穿电压6V以上VZ具有正温度系数. 晶体零件教材 附录:二极管原理简介 Page 当反向电压增大到一定数值时,载流子获锝的动能足以把束缚在共价键中的价电子碰撞出来,产生新的自由电子-空穴对,而新产生的自由电子和空穴在强电场的作用下再碰撞其他中性原子,如此连锁反应使阻挡层中的载流子以几何级数增长导致反向电流急剧增大. 通常雪崩击穿发生在掺杂浓度较低的PN结中,因为这中结的阻挡层较宽,产生碰撞的机会较多.2. 齐纳击穿一般击穿电压在6V以下,具有负温度系数.当 PN 结两边的掺杂浓度很高时,阻挡层将变得很薄,在这种阻挡层中施加不大的反向电压,就能建立很强的电场将中性原子的价电子直接从共价键中拉出来(此过程称为场致激发)产生的大量价电子导致反向电流急剧增加. 晶体零件教材 附录: 各种三极管结构简图及原理简介-双极型三极管 Page 一. 双极型三极管. PNPNPNE C E C B B NPN型三极管 PNP型三极管B.放大原理 晶体三极管和晶体二极管一样,都是非线性器件.但是在主要特性上有区别,晶体二极管具有单向导电性,而晶体三极管则具有正向受控作用,即:如果加到晶体三极管发射结上的电压为正向电压,加到集电极的电压为反向电压,则晶体三极管的正向受控作用是指其集电极电流和发射极电流只受正向发射结电压控制而几乎不受反向集电结电压控制的作用.利用这种作用可以组成各种放大电路及其他功能电路. Icn1 Icn2 Icp P区 IenIepN区 IE IC R1 R2 IBNPN型晶体三极管中载流子传输状况如上图,由此可知: Ic=Icn1+Icn2+Icp=Icn1+Icbo式中Icbo为反向饱和电流,其不受发射结正向电压的控制,是Ic中不可控成分. IB=Iep-Icbo+(Ien-Icn1)通常为了表示发射极电流Ie 转化为受控集电极电流Icn1的能力,引入称为共基极直流电流传输系数. 定义: =Icn1/Ie=(Ien*Icn1)/(Ie*Ien)= eb显然恒小于1 e称为发射区的发射效率. b表示受控集电流 晶体零件教材 附录: 各种三极管结构简图及原理简介-双极型三极管 PageIcn1在Ien中所占百分比称为基区传输效率.利用,则Ic=Ie+Icbo，为使接近于1 必须增大e和b为此制造晶体三极管时应满足下列条件：1 发射结应为不对称结 ，要求发射区的掺杂浓度远大于基区的掺杂浓度（几十到上百倍）以减少无用成分Iep在Ie中所占的百分比，从而提高e .2.基区宽度应很小,其值一般要求小于0.3Lnb(Lnb是基区中非平衡少子自由电子的平均扩散长度),实际长度为几微米,以保证基区中少子自由电子在向集电结扩散过程中仅有极小部分被复合掉,绝大部分能达到集电结,成为受控集电极电流.利用Ie=Ic+Ib代入Ic=Ie+Icbo, 则Ic=*Ib/(1-)+Icbo/(1-).令=/(1-),则称为共 发射极直流放大系数.于是上式可改写为:Ic=Ib+(1+)Icbo 即 Ic=Ib+Iceo Iceo通常称为晶体三极管共发射极连接时的穿透电流. =(Ic-Icbo)/(Ib+Icbo)Ic/Ib此近似表示集电极电流受基极电流控制的能力.Iceo的物理意义为Icbo经过放大后在集电极上产生 Icbo的不可控电流. 晶体零件教材 附录: 各种三极管结构简图及原理简介-场效应三极管 Page二. 场效应三极管A. 结型场效应三极管1. JFET的集成工艺与NPN型三极管比较: E B C S G DP+ P+ P+ P衬底N+掩埋层2. 压控原理 JFET 同样有N沟道和P沟道两种 D W G L S上图为P沟道JFET 的结构简图,通常L>>W,正常工作时两个PN结必须加上反偏电压.在VDS作用下,P区中的多子空穴沿两个耗尽区间的狭长路径自源极行进到漏极形成ID.由于ID通过沟道产生自源极到漏极方向的电压降,因此沿沟道的不同位置,加在PN结上的反向电压不同,造成靠近源极耗尽区最窄,靠近漏极耗尽区最宽.使JFET的导电沟道不均匀,即源极宽度最大,而漏极宽度最小.1. 当VGS一定,VDS由小增大时,近源端的沟道宽度不变而近漏端的沟道宽度变窄,当VDS 大到一定值时宽度为0则VGD=VGS-VDS称为夹断电压,用VGS(OFF)表示,通常典型值为 1-10V之间. 晶体零件教材 附录: 各种三极管结构简图及原理简介-场效应三极管 Page2.当VDS一定时,VGS增大整个沟道变窄,导致ID减小,因此IDS可以看作为受控于VGS.VGS(OFF)与IDSS和温度有下图的关系,通常当VGS=VGS0时温度系数近似为0 ID