应用于汽车行业的IC测试解决方案.docx

应用于汽车行业的IC测试解决方案导语：乘用车中的电子局部持续快速增长，驱动这一现象的主要因素是乘用车中集成了各种高级平安功能。整个行业向全自动驾驶汽车的转变有望进一步增加此类平安功能的数目，进而增加电子局部的比重。最近有报告说明，高端汽车中目前集成了成百上千的半导体器件。 乘用车中的电子局部持续快速增长，驱动这一现象的主要因素是乘用车中集成了各种高级平安功能。整个行业向全自动驾驶的转变有望进一步增加此类平安功能的数目，进而增加电子局部的比重。最近有报告说明，高端汽车中目前集成了成百上千的半导体器件。另外，这些元器件的复杂性也是与日俱增。事实上，引领先进半导体前沿市场的正是执行人工智能算法所需的芯片，而且这些算法可以治理新兴的自动驾驶功能。这类平安相关的器件必须尽可能知足最高的质量和可靠性要求，这一点至关重要。这些要求已在ISO26262标准中正式提出，世界各地的汽车制造商和供给商也已纷纷采用这一标准。这是一项综合标准，涵盖软件和硬件的完好生命周期，从设计一直到测试和实际运行。为帮助企业知足ISO26262标准强迫要求的质量和可靠性指标，MentorTessent产品系列提供了一套全面的测试解决方案。 通过在线自测试确保系统可靠性 要确保电子的可靠性，其中一种方法便是在功能运转期间执行定期测试。借助TessentMissionMode架构，可以实现对所有片上测试资源的低延迟系统级访问，以便进展在线测试和诊断。图1显示的即为该架构。使用基于IEEE1687(IJTAG)1,2的网络可以访问在整个设计流程中分发的所有测试IP。测试IP可能包括任意TessentDFTBIST功能，或者任何符合IJTAG标准的第三方IP。利用SIB扫描插入位交换机的层次化网络，即可与测试IP进展多面而又高效的通讯。IEEE1149.1TAP测试点端口可提供对IJTAG网络的外部访问，主要在制造测试环境中使用。居于此架构中心的是TessentMissionMode控制器，它能接收TAP信号，并将任何测试或者诊断命令驱动至IJTAG网络中的任意和所有测试IP。 图1：基于IJTAG的TessentMissionMode架构。 MissionMode控制器可配置为在两种不同形式下工作。在CPU访问形式下，该控制器支持与CPU总线之间的双向并行读写操纵。该控制器可根据需要执行并行到串行和串行到并行数据转换，以便在CPU总线与IJTAG网络之间传输信息。此形式支持图2所示的模块级或者系统级通讯架构。效劳处理器可通过任意总线，例如CAN控制器局域网或者I2C内置集成芯片，访问各个MissionMode控制器，进而访问任意片上测试IP。在直接存储器访问(DMA)形式下，MissionMode控制器可读取在非易失性存储器中预载的命令数据。在系统操纵期间，根据需要，可以存储多种测试序列，而且可以以任何顺序不限次数的重新获得这些测试序列。 除了通过TAP访问整个芯片IJTAG网络之外，还可配置一个或者多个MissionMode控制器直接与单个或者一小组测试IP通讯参见图3。这样做的好处是可以缩短通讯延迟，而这对某些测试而言至关重要。非破坏性存储器BIST便是一个重要例如3。在这种形式的测试中，存储器BIST控制器会使用一系列的短事务序列对存储器进展测试，我们通常将此成为猝发。猝发通常仅持续假设干时钟周期可能20到30个，并且每次针对不同的存储器位置。因此可通过大量较短的存储器BIST会话对整个存储器进展测试。这一方法是非破坏性的，由于在每个猝发期间，猝发所修改的存储器位置均会由MBIST控制器进展保存和恢复。由于猝发仅在仲裁逻辑确定存储器 图3：TessentMissionMode直接本地访问。 可用时才会启动，功能性能并不会受到严重影响。假如存储器仅在上电时进展测试，那么可使用更传统的破坏性存储器BIST测试。这种情况下，通常就不会存在延迟问题，单个与TAP接口的MissionMode控制器便足够了。 逻辑BIST是另一种常见的系统内测试形式，通过MissionMode控制器可以访问该测试。该测试解决方案涉及在片上生成随机测试向量，然后将其应用于扫描链。最近，我们对此方法进展了改良，提供了一种可集成ATPG压缩和逻辑BIST的混合测试解决方案参见图4。设备内通常同时需要这两种解决方案；ATPG压缩用于高质量的制造测试，逻辑BIST那么用于上电测试和系统内测试。 图4：混合ATPG压缩和逻辑BIST架构。 结合使用这两种解决方案将可获得明显的上风。十分是，由于这两种解决方案使用几乎一样的片上DFT资源，因此可以减少面积开销。例如，二者都使用扫描链和相关的测试时钟。两种解决方案的主要区别在于将测试数据馈送到扫描链以及处理来自扫描链的测试响应数据的片上逻辑。然而，逻辑间也存在相似性，所以两种解决方案的逻辑可以高效地合并以同时支持这两种方法。 在功能运转期间定期应用逻辑BIST的一个重要方面是限制功耗，以便最大限度地降低对被测系统其他局部造成的影响。在逻辑BIST操纵期间，通过最大限度减少随机测试向量和响应的扫描加载和卸载期间的翻转活动，可以实现功耗的降低。图5所示的架构通过定期将随机数据位交换为常量值而减少了扫描翻转活动4。该构造支持可编程电路的翻转率色设定，在小幅增加测试向量和保持一样测试覆盖率的同时，可以降低电路的翻转率。 图5：低功耗逻辑BIST架构。 使用面向缺陷的综合测试实现极低的DPM 广泛使用的测试数字电路的方法是向设计中添加扫描测试构造，然后通过这些构造提供测试向量，进而在观察到芯片响应后提醒缺陷。该方法已经使用了几十年，其根底是对电路缺陷进展高度抽象建模，以实现高计算效率的测试向量生成经过。最初使用的是简单的固定故障模型，也就是将电路缺陷建模为逻辑网络值固定为0或者1。多年来又增加了更复杂的故障模型，以解决在行业向新技术节点转型时出现的新缺陷类型。最近采用的故障模型包括转换、桥接、开路和小延迟故障。 然而，随着几何外形越来越小，这些故障模型和相关联的测试向量越来越难以确保所需的质量程度。主要问题在于所有现有故障模型只考虑单元输入和输出上的故障以及单元之间互连线路上的某些缺陷。换句话讲，明确考虑的只有抽象到网表级的故障。 然而，事实证实，越来越多的缺陷均出如今单元构造内部。针对更先进的技术节点和相关的加工技术进展的一些估算以为，单元内发现的缺陷数目几乎占所有电路缺陷的一半。各种类型的互连缺陷也变得越来越普遍。在正常的ATPG经过中，通常会产生数千个测试向量。结果是，尽管传统的故障模型并不明确针对单元内部缺陷和各种单元外部缺陷，但最后还是会意外地检测到大量单元内部缺陷。然而，考虑到在设计中存在数百万个门，并且需要极低的DPPM，依靠运气来检测所有潜伏缺陷显然是行不通的。更先进的单元感悟测试(CAT)方法5会直接针对每个单元内部特定的短路和开路缺陷，而幅员感悟桥接提取方法6那么针对单元之间的互连上的特定桥接缺陷。 在这种CAT方法中，首先要执行自动的单元库特征提取经过，如图6所示。每个半导体工艺节点都有用于描绘网表中最低级元器件的逻辑行为和物理布局的一组技术单元库。单元感悟特征提取经过首先要提取用GDSII描绘的物理库。每个提取单元会生成一份带寄生电阻和电容的晶体管级别网表。电阻位置表示存在潜伏开路缺陷的导电途径，而电容识别存在潜伏桥接缺陷的位置。然后使用模拟仿真器通过鼓励穷举仿真每种潜伏缺陷，以确定是否存在会产生不同于无缺陷输出结果的单元输入组合。最简单的情况是用1欧姆电阻表示硬件桥，以此仿真每个电容位置。还可以使用其他很多电阻值，其中某些会有不同的测试鼓励要求。此外，要检测只能作为动态缺陷观察到的桥接或者开路，在多个周期上仿真也很实用。 图6：通过库特征提取生成单元感悟故障模型。 单元感悟特征提取的最后一步是将输入组合的列表转换为各单元内部各个故障的必要输入值组合。由于该信息在单元输入处被定义为逻辑值，所以根本上是模拟缺陷仿真的逻辑故障模型表示。每个单元的这组鼓励代表ATPG的单元感悟故障模型文件。在此文件中，仿真缺陷如今为故障可以具有一个或者多个输入组合。请留意，由于已针对技术库内的所有单元执行单元特征提取经过，所以使用该技术的任何设计均可读入一样的单元感悟故障模型文件。特征提取只需要执行一次，然后即可应用于该技术节点上的任何设计。 在标准固定和转换测试向量之外使用单元感悟ATPG，硅结果显示有更多的故障被检测到。针对从350nm到低于16nm的各种技术节点，均能测量出这种检测方面的改良。可能更重要的是，在实现这些改良的同时，测试应用时间的增加并不明显。 幅员感悟桥接提取针对的是单元之间的互连，要进步缺陷覆盖率，这是顺理成章的下一步骤。桥接提取是基于图7所示的临界区域提取。 图7：基于临界区域的桥接提取流程。 第一步是从LEF和DEF文件创立幅员感悟数据库(LADB)。此LADB包含用于桥接提取的临界区域信息。请留意，生成LADB并非额外步骤，它对幅员感悟诊断而言已是必要步骤。完成桥接提取后，UDFM用户定义的故障模型文件中将包含后续ATPG步骤中会考虑的所有基于临界区域的桥接。 使用单元感悟和幅员感悟测试向量获得的缺陷覆盖率改善还会带来其他测试好处。凭借改良后的结果，您可以减少甚至省去其他昂贵的测试经过，例如性能裕度或者系统级测试。 用于高质量混合信号电路测试的模拟故障仿真 单元感悟测试、幅员感悟测试和其他先进的数字测试解决方案对于进步设备质量很有帮助。不过，事实证实，当今设备中的大多数现场故障都发生在芯片的混合信号局部参见图8。这并不令人意外，由于成功消除大多数数字缺陷意味着任何剩余缺陷的性质都可能是混合信号。这类缺陷固然往往数目较少，但在平安攸关的汽车应用中仍然是不可容忍的。因此需要解决方案来填补这一测试空缺。 自动生成模拟测试的根本前提是具备一种自动方法来测量任何测试所实现的故障覆盖率。尽管数字电路故障仿真面市已有近30年，但直到最近，各类学 图8：混合信号汽车IC中的电子来源细分。 术论文和大会中才开场讨论模拟故障仿真的主题。全新的TessentDefectSim模拟电路故障仿真器7,8是业内首款商用解决方案。其根本方法是在晶体管级别的网表中测量开路、短路缺陷的覆盖率以及相关的参数变化。通过模拟仿真，在存在缺陷的情况下评估电路响应的变化，来确定给定缺陷的覆盖率。与在扁平网表中依次仿真各项缺陷的做法相比，通过使用多种效果显著的加速方法，可以将模拟仿真时间缩短几个数目级，这使得上述方法如今变得实在可行。这类方法包括：按照可能性加权随机采样，以确保将多数时间花在仿真最有可能的缺陷上；混合模型仿真，将最高级别的模型或者网表用于每个不包含当前仿真的缺陷的子电路实例；等等。这一全新的方法实现了多种模拟测试相关的功能。首先，可以评估现有模拟测试的效果。对于未覆盖任何额外缺陷的测试，可以予以消除，进而缩短测试时间，降低测试本钱。新的缺陷覆盖率指标还可用于指导生成新的高效测试。 缺陷容差和FMEDA分析 在电路存在各种缺陷的情况下，TessentDefectSim也可衡量电路在可承受的参数范围内继续保持正常工作的才能9。这一缺陷容差分析直接关系到长期的可靠性，因此对应用来讲极其重要。在最常见的情况下，假设功能逻辑受到ECC或者BIST等一些平安机制的监控。那么，缺陷造成的影响可按图9所示进展分类。 图9：功能性平安分析的缺陷分类。 q1和q2象限内的缺陷不影响正确的电路功能运转，因此不会对平安造成不利影响。q3象限中的缺陷会影响功能运转，但平安监视器可将其检测出来，进而令电路处于平安状态。q4象限中的缺陷也会影响功能运转，而且不幸的是，平安监视器无法将其检测出来。因此，q4缺陷会导致不平安状态。于是，缺陷容差可计算为1q4/(q1+q2+q3+q4)。 TessentDefectSim也可以生成ISO26262标准中定义的其他FMEDA失效形式、影响和诊断分析相关的硬件平安指标。相关指标的定义和计算方法如下： 单点失效指标(SPFM)是单一缺陷不会导致不平安状态的概率要么会被平安监视器检测到，要么不会导致功能失效。这也就是以上定义的缺陷容差。 SPFM=(q1+q2+q3)/(q1+q2+q3+q4) 潜伏故障指标(LFM)表示，在两个点故障均不会单独导致不平安状态的情况下，它们一起发生时仍不会导致不平安状态的概率。为限制此分析的复杂性，我们可通过分析哪种缺陷会导致平安监视器不检测其他功能失效，来计算这一指标。这些缺陷的度量在以下等式中表示为“latent变量： LFM=(q1+q2+q3-latent)/(q1+q2+q3) 诊断覆盖率(DC)用于衡量可导致功能失效但会被平安监视器检测到的缺陷的百分比。 DC=q3/(q3+q4) 随机硬件失效(PMHF)的概率指标本质上表示的是每小时的总体失效概率，衡量方法是考虑随时间的推移发生所有可能导致功能失效的故障的可能性。 PMHF=(1-SPFM)×(所有缺陷似然的总和)×(企业常量) 结语 随着元器件尺寸的缩小和复杂性的不断进步，知足ISO26262及其他汽车电子标准的质量和可靠性要求将变得越来越困难。芯片的数字和模拟局部都必须经过充分测试。采用单元感悟ATPG和非破坏性存储器BIST等先进的测试功能后，不仅将进步半导体制造商达成必要的质量和可靠性指标的才能，而且通过提供嵌入式测试功能，还将使其产品进一步差异化。客户可以在系统级和现场利用这些测试功能。失效指标的计算和交付也很快会成为知足必要的系统功能性平安目的的重要交付物。