欢迎来到淘文阁 - 分享文档赚钱的网站! | 帮助中心 好文档才是您的得力助手!
淘文阁 - 分享文档赚钱的网站
全部分类
  • 研究报告>
  • 管理文献>
  • 标准材料>
  • 技术资料>
  • 教育专区>
  • 应用文书>
  • 生活休闲>
  • 考试试题>
  • pptx模板>
  • 工商注册>
  • 期刊短文>
  • 图片设计>
  • ImageVerifierCode 换一换

    任意波形发生器的设计及FPGA实现.docx

    • 资源ID:18942859       资源大小:16.30KB        全文页数:3页
    • 资源格式: DOCX        下载积分:12金币
    快捷下载 游客一键下载
    会员登录下载
    微信登录下载
    三方登录下载: 微信开放平台登录   QQ登录  
    二维码
    微信扫一扫登录
    下载资源需要12金币
    邮箱/手机:
    温馨提示:
    快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。
    如填写123,账号就是123,密码也是123。
    支付方式: 支付宝    微信支付   
    验证码:   换一换

     
    账号:
    密码:
    验证码:   换一换
      忘记密码?
        
    友情提示
    2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
    3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
    4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。
    5、试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。

    任意波形发生器的设计及FPGA实现.docx

    任意波形发生器的设计及FPGA实现龙源期刊网文档视界2022/5965576e03020740be1e650e52ea551810a6c9e71ffzqw3wrtq.任意波形发生器的设计及FPGA实现黎高峰刘川韩团军;:(电脑知识与技术)2021年第16期摘要:针对传统设计信号发生器需要庞大的电路的问题。该文提出了一种基于FPGA的信号波形发生器,实现产生任意波形信号的设计。设计中利用硬件语言VHDL设计了所需的各个硬件模块。通过硬件平台QuartusII实现了方波,锯齿波,三角波,正弦波等波形。通过结果分析,设计波形效果较好,有一定的工程实际意义。关键词:FPGA;QuartusII;信号发生器中图分类号:TP391文献标识码:A文章编号:1009-3044202116-0224-03Abstract:Itrequiresenormousproblemforthetraditionalcircuitdesignsignalgenerator.ThispaperpresentsaFPGA-basedsignalwaveformgenerator,toachievearbitrarywaveformsignalgenerateddesign.DesignusinghardwarelanguageVHDLdesigntherequiredindividualhardwaremodules.QuartusIIhardwareplatformtoachieveasquare,ramp,trianglewave,sinewavewaveform.Byresultsoftheanalysis,designwaveformbetter,therearecertainengineeringsignificance.Keywords:FPGA;QuartusII;signalgenerator随着电子技术的迅速发展,科技工作者对当代电子测量仪器要求越来越高,这样能够产生方波、三角波等符合标准的波形,以及根据所需产生任意的波形的信号发生器显得尤为重要。传统信号发生器,都是采用成本较高的专用集成芯片来完成的,实现起来电路比拟复杂,遭到外界噪声影响比拟大,同时控制频率输出不够灵敏。本文提出了一种基于FPGA的信号波形发生器,实现产生任意波形信号的设计。利用累加器对所需频率根据所需的步进对其增量进行设置,得到的值就为设计所需的地址码,同时获取提早设计好的ROM中设计好的波形数据,经过相应的D/A进行转换,再进行平滑滤波得到所需的波形。通过硬件平台实现了不同要求的波形。通过结果分析,设计波形效果较好,有一定的工程实际意义。1系统的设计基本原理DDS进行频率合成是直接从“相位的概念出发。所需要的是相位累加,能够通过寄存器和相应的加法器来实现。实现的原理为当有时钟脉冲fc时,加法器对寄存器的输出和频率控制字进行相加。得到数据通过反应给倒寄存器的相应输入端。等到需要改变频率再进行相加。能够看出当有一个钟脉冲输是,相位累加起就累加一次,得到的信号的相位是由累加器输出结果产生的,DDS的信号输出相应的频率为累加其输出的频率。

    注意事项

    本文(任意波形发生器的设计及FPGA实现.docx)为本站会员(安***)主动上传,淘文阁 - 分享文档赚钱的网站仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知淘文阁 - 分享文档赚钱的网站(点击联系客服),我们立即给予删除!

    温馨提示:如果因为网速或其他原因下载失败请重新下载,重复下载不扣分。




    关于淘文阁 - 版权申诉 - 用户使用规则 - 积分规则 - 联系我们

    本站为文档C TO C交易模式,本站只提供存储空间、用户上传的文档直接被用户下载,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有。本站仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。若文档所含内容侵犯了您的版权或隐私,请立即通知淘文阁网,我们立即给予删除!客服QQ:136780468 微信:18945177775 电话:18904686070

    工信部备案号:黑ICP备15003705号 © 2020-2023 www.taowenge.com 淘文阁 

    收起
    展开