集成电路制造技术温习提纲.docx

集成电路制造技术温习提纲集成电路制造技术温习提纲温习重点：一、单晶硅：1.金刚石构造2.点缺陷：肖特基缺陷和福伦克尔缺陷线缺陷：位错面缺陷体缺陷3.优点：原料充分；硅晶体外表易于生长稳定的氧化层；重量轻，密度小；热学特性好，线热膨胀系数小；单晶圆片的缺陷少；机械性能良好。4.杂质：间隙式杂质；替位式杂质硅片制备：1.单晶硅生长：直拉法CZ法；生长经过为引晶-缩晶-放肩-等径生长-收尾区熔法2.籽晶，籽晶是作为复制样本，使拉制出的硅锭和籽晶有一样的晶向；外延外延，在微电子工艺中，外延epitaxy是指在单晶衬底上，用物理的或化学的方法，按衬底晶向排列生长单晶膜的工艺经过。新排列的晶体称为外延层，有外延层的硅片称为硅外延片。2.外延种类按材料划分：同质外延和异质外延按工艺方法划分：气相外延VPE，液相外延LVP,固相外延SPE,分子束外延MBE3.用处：在双极型电路中提高集电结击穿电压，降低集电极串联电阻，双极型集成电路电隔离；CMOS电路中避免了闩锁效应，避免了硅层中SiOx的沉积，使硅外表更光滑减少损伤热氧化1.氧化硅的性质：结晶型、非结晶型无定形2.用处：掺杂掩膜，芯片钝化、保护层，绝缘介质，器件的组成部分3.氧化方法干氧氧化：氧化膜致密性最好，针孔密度小，薄膜外表枯燥，合适光刻，但是生长速率最慢；湿氧氧化：氧化膜较干氧氧化膜疏松，针孔密度大，外表含水汽，光刻性能不如干氧，容易浮胶。湿氧与干氧比，水温越高，水汽就越多，二1.四、氧化硅生长速率也就越快；水蒸汽氧化：在三种热氧化方法中氧化膜致密性最差，针孔密度最大，薄膜外表潮湿，光刻难，浮胶。但是，生长速率最快。4.氧化工艺掩膜氧化厚氧化层：干氧-湿氧-干氧。注意氧化结果。薄层氧化MOS栅：干氧；掺氯氧化。5.热氧化机理在热氧化的经过中，氧化反响将在SiO2-Si界面处进行，而不发生在SiO2层的外表层；热氧化是通过扩散与化学反响来完成的，氧化反响是由硅片外表向硅片纵深依次进行的，硅被消耗，所以硅片变薄，氧化层增厚6.氧化速率SiO.+厂*w7.影响氧化速率的因素温度；气体分压；硅晶向；掺杂。扩散1.扩散机构：间隙式扩散替位式扩散间隙一替位式扩散2.扩散掺杂方式恒定外表源扩散。恒定外表源是指在扩散经过中，硅片外表的杂质浓度始终是保持不变的。恒定外表源扩散指硅一直处于杂质气氛中，硅片表面到达了该扩散温度的固溶度Cs。fCV$丿限定外表源扩散。指杂质源在扩散前积累于硅片外表薄层S内，Q为单位面积杂质总量，3.扩散工艺：两步工艺分为预淀积预扩散、再分布主扩散两步4.扩散源的选择：固态源扩散，液态源扩散，气态源扩散。离子注入1.概念：离化后的原子在强电场的加速作用下，注射进入靶材料的表层,以改变这种材料表层的物理或化学性质五、八、JDF=ADtA'=2erfeJ2.离子注入的基本经过：将某种元素的原子或携带该元素的分子经离化变成带电的离子在强电场中加速，获得较高的动能注入材料表层(靶)以改变这种材料表层的物理或化学性质离子注入的特点：各种杂质浓度分布与注入浓度可通过准确控制掺杂剂量(cm-2)和能量(5-500keV)来到达同一平面上杂质掺杂分布非常均匀(±1%variationacrossan8''wafer)非平衡经过，不受固溶度限制，可做到浅结低浓度或深结高浓度注入元素通过质量分析器选取，纯度高，能量单一低温经过(因而可用多种材料作掩膜，如金属、光刻胶、介质)；避免了高温经过引起的热扩散；易于实现对化合物半导体的掺杂；横向效应比气固相扩散小得多，有利于器件尺寸的缩小可防止玷污，自由度大会产生缺陷，甚至非晶化，必须经高温退火加以改良设备相对复杂、相对昂贵(尤其是超低能量离子注入机)有不安全因素，如高压、有毒气体R:射程(range)离子在靶内的总道路长度Xp：投影射程(ProjectedrangeR在入射方向上的投影LSS理论：该理论以为，注入离子在靶内的能量损失分为两个相互独立的经过核碰撞(nuclearstopping),在低能量下起主要作用(注入分布的尾端)(2)电子碰撞(electronicstopping)，在高能量下起主要作用损伤与退火在某一高温下保持一段时间，使杂质通过扩散进入替位，有电活性；并使晶体损伤区域“外延生长为晶体，恢复或部分恢复硅的迁移率，少子寿命化学气相淀积1.概念：化学气相淀积(ChemicalVaporDeposition,CVD)是把构成薄膜元素的气态反响剂或液态反响剂的蒸气以合理的流速引入反响室，在衬底表面发生化学反响并在衬底上淀积薄膜的工艺方法。2.分类：常压化学气相淀积(APCVD,Atmosphericpressurechemicalvapordeposition)低压化学气相淀积(LPCVD,Lowpressurechemicalvapordeposition)等离子加强化学气相淀积(PECVD,Plasmaenhancedchemicalvapordeposition)3.工艺原理：(1)反响剂引入，在衬底外表附近构成“滞留层(2)反响剂被吸附在硅片外表，并进行化学反响(3)在硅片外表成核、生长成薄膜(4)反响后的气相副产物排出反响室3.1011-10174.5.6.7.七、物理气相淀积1.概念物理气相淀积Physicalvapordeposition,PVD是利用某种物理经过实现物质转移，将原子或分子由靶源气相转移到衬底外表构成薄膜的经过。2.方法逐一真空蒸发真空蒸发即利用蒸发材料在高温时所具有的饱和蒸汽压进行薄膜制备。在真空条件下，加热蒸起源，使原子或分子从蒸起源外表逸出，构成蒸汽流并入射到硅片衬底外表凝结构成固态薄膜。优点：设备简单，操作容易所制备的薄膜纯度较高，厚度控制较准确，成膜速率快生长机理简单缺点：所构成的薄膜与衬底附着力较小工艺重复性不够理想台阶覆盖能力差3.方法逐一溅射微电子工艺中的溅射，是指利用气体辉光放电时，离子对阴极轰击，使阴极物质飞溅出来淀积到基片上构成薄膜的工艺方法4.溅射方式直流溅射射频溅射磁控溅射光刻工艺1.概念光刻Photolithography就是将掩模版光刻版上的几何图形转移到覆盖在半导体衬底外表的对光辐照敏感薄膜材料光刻胶上去的工艺经过。2.基本流程一般的光刻工艺要经历底膜处理、涂胶、前烘、曝光、显影、坚膜、刻蚀、去八、九、十、光刻技术去皎检验umnuvttHd胶、检验工序。1.光刻胶按曝光区在显影中被去除或保留来划分：正(性)胶负(性)胶正胶，显影容易，图形边缘齐，无溶涨现象，光刻的分辨率高，去胶也较容易。负胶显影后保留区的胶膜是交联高分子，在显影时，吸收显影液而溶涨，另外，交联反响是局部的，边界不齐，所以图形分辨率下降。光刻后硬化的胶膜也较难去除。但负胶比正胶相抗蚀性强。2.光学分辨率加强技术光学分辨率加强技术包括移相掩模技术(phaseshiftmask)、离轴照明技术(off-axisillumination)、光学邻近效应校正技术(opticalproximitycorrection)、光瞳滤波技术(pupilfilteringtechnology)等。3.光刻设备接触式光刻机；接近式光刻机；扫描投影光刻机；分步重复投影光刻机；步进扫描光刻机刻蚀1.理想的刻蚀工艺必须具有下面特点：各向异性刻蚀，即只要垂直刻蚀，没有横向钻蚀。良好的刻蚀选择性，即对作为掩模的抗蚀剂和处于其下的另一层薄膜或材料的刻蚀速率都比被刻蚀薄膜的刻蚀速率小得多，以保证刻蚀经过中抗蚀剂掩蔽的有效性，不致发生由于过刻蚀而损坏薄膜下面的其他材料；加工批量大，控制容易，成本低，对环境污染少，适用于工业生产。2.湿法刻蚀湿法腐蚀是化学腐蚀，晶片放在腐蚀液中(或喷淋)，通过化学反响去除窗口薄膜，得到晶片外表的薄膜图形。特点：湿法腐蚀工艺简单，无需复杂设备保真度差，腐蚀为各向同性，A=0，图形分辨率低。选择比高均匀性好清洁性较差。3.干法刻蚀干法腐蚀是应用等离子技术的腐蚀方法，刻蚀气体在反响器中等离子化，与被刻蚀材料反响(或溅射)，生成物是气态物质，从反响器中被抽出。干法刻蚀是ULSI的标准腐蚀工艺。特点：与湿法腐蚀比拟，优点：保真度好，图形分辨率高；湿法腐蚀难的薄膜如氮化硅等能够进行干法刻蚀。清洁性好，气态生成物被抽出；无湿法腐蚀的大量酸碱废液。缺点设备复杂选择比不如湿法4.选择比在同一刻蚀条件下一种材料与另一种材料相比刻蚀条速率快多少，它被定义为被刻蚀材料的刻蚀速率与另一种材料的刻蚀速率的比；十二、工艺集成1.金属化材料金属化材料可分为三类：互连材料；互连材料指将同一芯片内的各个独立的元器件连接成为具有一定功能的电路模块；接触材料；接触材料是指直接与半导体材料接触的材料，以及提供与外部相连的连接点；MOSFET栅电极材料。MOSFET栅电极材料是作为MOSFET器件的一个组成部分，对器件的性能起着重要作用。2.电迁移现象在大电流密度作用下金属化引线的质量输运现象。质量输运沿电子流方向，结果在一方构成空洞，另一方构成小丘。3.铜多层互连系统工艺流程1淀积刻蚀停止层小淀积介质材料3光刻引线孔O刻蚀引线沟槽去胶注意，我以为给图有错，所以，给出另一流程如下。两个流程任选其一答题，都算对。D去刻蚀停止层去胶册溅射势垒千口籽晶层10匚、1?金属层9金属填充通孔1：SiOj淀枳MO,匡丁:磁宁宜丁讲明:用PECVD淀ei内层孰化硅到希削的孙M忑丁仁；丁呵i.；世明：静250A的SI3N4劃坤血1|丿左ft婕积花内层槪此硅上*SiM需要甦密，規有针孔t因而fffflHDPCVDja；sbhu的蚀ai鈞层潼枳3=确定通乱图闿和阴捋层4：淀积憔斟介质的SiOd讲明;Sl>IssssHsansssSI偽翹聊奩W媲为図?层间介质，PECVDaffctt淀和.5：确足互连圏羽民刻蚀互连楼和辿扎PhdiGkrckl讲明I讲切；BIIIn.Lnj“】.丫乞伫二二j：!瓷:玉丄.韶熔蠢麒鹑議霍沽蠲RiJSgAW8W在W和通孔的底部侧號用离子化的PVD淀积也!TaN利氮4匕爭扩款层.9：症单I审填充W层讲明:4.CMOS电路工艺流程讲叨:3?续刻蚀世威通孔關n*1氐淀枳簡种子尼?科干S讲恥1lOh用CM阿H醸额外的痢'-?fr?fi|Mr讲明：用CMPiS除破外的据*这一经过T坦化了表血井为卜'逬工序做了推ft,最的表血捷-个佥屈）嵌在弁质内-构成巾路的平面构造.