数字八路抢答器课程设计报告.docx
数字八路抢答器课程设计报告梧州学院课程设计论文2021-2021学年下学期课程名称数字电路论文题目八路数字智力抢答器系别信息与电子工程学院专业电子信息工程班级电本一班学号000000000000学生姓名聪明的小强指导老师xxx完成时间2021年7月当前位置：文档视界数字八路抢答器课程设计报告数字八路抢答器课程设计报告抢答器作为一种工具，已经广泛应用于各种智力和知识竞赛场合。本设计以八路智力竞赛抢答器为基本概念，从实际应用出发,用数字、模拟电子器件设计具有扩大功能的抢答器。该设计数字抢答器就是利用数字电子技术实现的。主要为了实现抢答、定时、显示、报警功能。其电路由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。当有选手按下按钮时，优先锁存，其他选手在按时无响应，直到主持人按下清零按钮之后，才能开场下一轮的抢答。比拟实用。该数字抢答器能够广泛应用于各种竞赛，确保竞赛的准确，公平。该数字抢答器固然能够用单片机程序来完成，但繁琐和代价高。而用集成电路设计制作抢答器：方便，价格便宜，还易于扩展。关键字：编码，译码，555定时器，抢答器第一章引言(1)1.1设计要求(1)1.2系统概述(1)第二章设计方案分析与论证(3)2.1设计方案分析(3)2.2方案的论证与选择(3)第三章单元电路设计(5)3.1抢答电路设计(5)3.2定时电路设计(7)3.1时序控制电路设计.(13)第四章智能抢答器实物制作(15)4.1原理图设计和PCB设计(15)4.2实物焊接及调试(16)4.2实物展示(17)第五章测试结果分析与设计体会(20)5.1测试结果与分析(20)5.2设计体会与实验总结(20)参考文献(21)附录元器件清单(22)第一章引言1.1设计要求1基本要求1设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，其编号分别是0、1、2、3、4、5、6、7，各用一个按钮，按钮的编号分别与选手的编号相对应，分别是S0、S1、S2、S3、S4、S5、S6、S7来表示。2给节目主持人设置一个控制开关S，用来控制系统的清零编号显示数码管的灯灭和抢答的开场。3抢答器具有数据锁存和显示的功能。抢答开场后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示相应编号，同时扬声器给出音响提示。此外，要封锁输入电路，禁止其他选手抢答。优先抢答选手的编号一直保持到主持人将系统清零为止。2扩展功能1抢答器具有定时抢答的功能，一次抢答的时间能够由主持人设定设为15s。当节目支持人按下“开场键后，要求定时器立即减计时，并在显示器上显示，同时扬声器发出短暂的声响，声响时间持续0.5s左右。2参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清零为止。6假如定时时间已到，无人抢答，则本次抢答无效，则本次抢答无效，系统短暂报警，并封锁输入电路，并禁止选手超时抢答，时间显示器上显示00。1.2系统概述抢答器的组成框图如下：如设计框图所示，由主体电路和扩展电路两部分。其中主体电路完成基本的抢答功能，即主持人按下控制开关后，中选手按动抢答键时，数码管显示选手编号，同时封锁输入电路，禁止其他选手抢答。扩展电路完成定时抢答的功能。抢答的经过是：接通电源后，主持人将控制开关置于“去除处，此时抢答器处于禁止状态，编号显示器灯灭，定时显示器显示设定的时间30s，当主持人公布抢答题目后，讲一声“抢答开场，同时将控制开关置于“开场位置，扬声器发出声响提示，抢答器处于工作状态，同时定时器开场倒计时。档定时时间到，却没有选手抢答时，系统报警并封锁输入电路，禁止选手欧超时抢答。中选手在定时时间内按动抢答键时，抢答器要求完成下面四项工作：1优先编码电路立即分辨抢答者的编号，并由锁存器进行锁存，然后由译码显示电路显示编码。2扬声器发出短暂声响，提醒节目主持人注意。3控制电路要求对输入编码进行封锁，避免其他选手再次进行抢答：4控制电路要使定时器停止工作，时间显示器上显示剩余的抢答时间，并保持到主持人将系统清零为止。中选手将问题回答完毕后，主持人操作控制开关，将系统回复到禁止状态，以便进行下一轮的抢答。第二章设计方案分析与论证2.1设计方案分析方案一：原理：当主持人控制开关处于“去除位置时，RS触发器的R端为低电平，输出端4Q1Q全部为电平。于是74LS48的BI=0，显示器灭灯；74LS48的选通输入端ST=0，74LS48处于工作状态，此时锁存电路不工作。方案二：原理：当主持人开关拨到“开场位置时，优先编码电路和锁存电路同时处于工作状态，即抢答器处于等待工作状态，等待输入端I7I0输入信号；当有选手将按键按下时即按下S5，74LS148输出Y2Y1Y0=010，YEX=0，经RS锁存器后，CTR=1,BI=0,74LS148处于工作状态，4Q3Q2Q=101,经74LS48译码后，显示器显示“5。此外，CTR=1。使74LS148的ST端为高电平，74LS148处于禁止工作状态，封锁了其他按键的输入。当按下的键松开后，74LS148的YEX为高电平，但由于CTR维持高点平不便，所以74LS148仍处于禁止工作状态，其他键的输入信号不会被接收。这就保证了抢答者的优先性以及强抢答电路的准确性。当优先抢答者回答完问题后。由主持人控制开关S,使抢答电路复位。以便进行下一轮的抢答。2.2方案论证与选择方案一中，主要多了一个基本RS触发器，以及相对的74LS148引脚与74LS279之间连线的相应改变，这又涉及到之后的提高方案中的连线的改变。它有本身的优点，即基本RS触发器又相当一锁存器74LS279，它能够对主持人的指令进行进一步的锁存，这样就能够加强它的抗干扰能力，但其线路过于复杂，另外此次实验所用的电路板对电路设计的大小要求很高，而且在布局和焊接上要越精练越好，所以它不是首选方案。而由于方案二已能知足基本设计和提高设计的要求，而且它的原理更简单易懂，直观明了，元件更少，连线更方便，焊接更可靠，且比拟容易实现，所以最终选用了方案二。当前位置：文档视界数字八路抢答器课程设计报告数字八路抢答器课程设计报告图3-1抢答部分原理图此部分电路主要完成的功能是实现8路选手抢答并进行锁存，同时有相应数码显示。工作经过：当主持人控制开关处于“清零位置时，RS触发器的R端为低电平，输出端4Q1Q全部为低电平。于是74LS48的BI=0，显示器灭灯；74LS148的选通输入端ST=0，74LS148处于工作状态，此时锁存电路不工作。当主持人将开关拨到“开场位置时，优先编码电路和锁存电路同时处于工作状态，既抢答器处于等待工作状态，等待输入端I7、I6、I5、I4、I3、I2、I1、I输入信号，当有选手将键按下时如按下S5，74LS148的输出Y2Y1Y=010，YEX=0，经RS锁存器后，CTR=1，BI=1，此时74LS279处于工作状态，4Q3Q2Q=101，经74LS48译码后，显示器显示出“5。此外，CTR=1，使74LS148的ST端为高电平，74LS148处于禁止工作状态，封锁了其它按键的输入。当按下的键松开后，74LS148的YEX高电平，但由于CTR维持高电平不变，所以74LS148仍处于禁止工作状态，其它按键的输入信号仍不会被接受。这就保证了抢答者的优先性以及抢答电路的准确性。当优先抢答者回答完问题后，主持人操作控制开关S，使抢答电路复位，以便进行下一轮抢答。RS触发器功能：1.保持状态。当输入端接入S=R=1的电平常，假如基本SR触发器现态Q=1、Q=0，则触发器次态Q=1、Q=0；若基本SR触发器的现态Q=0、Q=1，则触发器次态Q=0、Q=1。即S=R=1时，触发器保持原状态不变。2.置0状态。当S=1，R=0时，假如基本SR触发器现态为Q=1、Q=0，因R=0，会使Q=1，而Q=1与S=1共同作用使Q端翻转为0；假如基本SR触发器现态为Q=0、Q=1，同理睬使Q=0，Q=1。只要输入信号S=1，R=0，无论基本SR触发器的输出现态怎样，均会使输出次态置为0态。3.置1状态。当S=0、R=1时，假如触发器现态为Q=0、Q=1，因S=0，会使G1的输出端次态翻转为1，而Q=1和R=1共同使G2的输出端Q=0；同理当Q=1、Q=0，也会使触发器的次态输出为Q=1、Q=0；只要S=0、R=1，无论触发器现态怎样，均会将触发器置1。4.不定状态。当S=R=0时，无论触发器的原状态怎样，均会使Q=1，Q=1。当脉冲去掉后，S和R同时恢复高电平后，触发器的新状态要看G1和G2两个门翻转速度快慢，所以称S=R=0是不定状态，在实际电路中要避免此状态出现。基本RS触发器的逻辑图、逻辑符号和波形图如图1-7所示。a逻辑图(b)逻辑符号(c)波形图G1G2RS图3-2基本SR触发器3.2定时电路设计该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。完成的功能是当主持人按下开场抢答按钮后，开场进行倒计时，到0s时倒计时指示灯亮。当有人抢答时，计时停止。两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。74LS192的预置数控制端实现预置数30s，计数器的时钟脉冲由秒脉冲电路提供。按键弹起后，计数器开场减法计数工作，并将时间显示在共阴极七段数码显示管上，当有人抢答时，停止计数并显示此时的倒计时时间；假如没有人抢答，且倒计时时间到时，输出低电平到时序控制电路，同时以后选手抢答无效。3.2.174LS192主要功能介绍：74LS192的CPU为加计数时钟输入端，CPD为减计数时钟输入端。LD为预置输入控制端，异步预置。CR为复位输入端，高电平有效，异步去除。TCU为进位输出，TCD为借位输出。其真值表和引脚图如下：74LS192功能表：图3-374LS192引脚图
