触发器的使用实验报告.pdf

. . . . . .实验 II、触发器及其应用一、实验目的1、掌握基本 RS、JK、D 和 T 触发器的逻辑功能2、掌握集成触发器的逻辑功能及使用方法3、熟悉触发器之间相互转换的方法二、实验原理触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。1、基本 RS 触发器如图 1 为两个与非门交叉耦合构成的基本RS 触发器，它是无时钟控制低电平直接触发的触发器。基本 RS 触发器具有置“0”、置“1”和“保持”三种功能。通常称 为置“1”段，因为 =0（ =1）时触发器被置为“1”；情况发生，表 1 为基本 RS 触发器的状态表。为置“0”端，因为 =0（ =1）时触发器被置“0”，当 = =1 时状态保持； = =0 时，触发器状态不定，应避免此种图 1、基本 RS 触发器表 1、基本 RS 触发器功能表输入01110110不定01输出不定00基本 RS 触发器也可以用两个“或非门”组成，此时为高电平触发有效。2、JK 触发器c. . . . . . . . .在输入信号为双端的情况下，JK 触发器的功能完善、使用灵活和通用性较强的一种触发器。本实验采用 74LS112 双 JK 触发器，是下降沿出发的边沿触发器。引脚功能及逻辑符号如图 2 所示。图 2、74LS112 双 JK 触发器引脚排列及逻辑符号JK 触发器的状态方程为：=J+J 和 K 是数据输入端，是触发器状态更新的依据，若J、K 有两个或者两个以上输入端时，组成“与”的关系。状态；而把=1，和为两个互补输出端。通常把=0，=1 的状态定为触发器“0”=0 定为“1”状态。下降沿触发 JK 触发器功能表如表 2 所示。表 2、JK 触发器功能表JK 触发器常被用作缓冲存储器，移位寄存器和计数器。3、D 触发器在输入信号为单端的情况下，D 触发器用起来最为方便，其状态方程为=D，其输出状态的更新发生在 CP 脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前 D 端的状态，D 触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。有很多种型号可供各种用途的需要而选用。如双D 74LS74、四 D74LS175、六 D 74LS174 等。下图为双 D774LS74 的引脚排列及逻辑符号。功能表如表3.c. . . . . . . . .表 3、74LS74 功能表4、触发器之间的相互转换在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。但可以利用转换的方法获得具有其他功能的触发器。例如将JK 触发器的 J、K 两端连接在一起，并认为它为T端，即得到所需的 T 触发器。如图 4（a）所示，其状态方程为：起的功能表如表 4 所示。=T+。T 触发图 4（a）JK 变 T 触发器（b）T触发器输入D输出CPTQn+1Dc. . . . . . . . .011110110010Qnn表 4、T 触发器的功能表由功能表可见，当 T=0 时，时钟脉冲作用后，其状态保持不变；当T=1 时，时钟脉冲作用后，触发器状态翻转。所以，若将触发器的T 端置“1”，如图 4（b）所示，即得 T触发器。在 T触发器的 CP 端每来一个 CP 脉冲信号，触发器的状态就翻转一次，故称之为反转触发器，广泛用于计数电路中。同样，若将 D 触发器 端与 D 端相连，便转换为 T触发器。如图 5 所示。JK 触发器也可转换为 D 触发器，如图 6 所示。三、实验设备与器件1、+5V 直流电源 2、双踪示波器3、连续脉冲源 4、单次脉冲源5、逻辑电平开关 6、逻辑电平显示器7、74LS112 74LS74四、实验内容图 5、D 转变为 T图 6、JK 转变为 D1、测试基本 RS 触发器的逻辑功能 按照图 1，用两个与非门组成基本RS 触发器，输入端 、 接逻辑开关的输出接口，输出端Q、 接逻辑电平显示输入插口，记录相关数据。2、测试双 JK 触发器 74LS112 逻辑功能（1）测试D、D的复位、置位功能任取一只 JK 触发器，D、D、J、K 端接逻辑开关输出插口，CP 端接单次脉冲源，Q、端接至逻辑电平显示输入插口。要求改变D、D（J、K、CP 处于任意状态） ，并在D=0（D=1）或者D=0（D=1）作用期间任意改变 J、K 及 CP 的状态，观察 Q、 状态。自拟表格并记录。（2）测试 JK 触发器的逻辑功能按照表 8 的要求改变 J、K、CP 端状态，观察 Q、 状态变化，观察触发器状态更新是否发生在 CP 脉冲的下降沿（即 CP 由 10）.c. . . . . . . . .（3）将 JK 触发器的 J、K 段连在一起，构成 T 触发器。 在 CP 端输入 1Hz 连续脉冲，观察Q 端的变化。 在 CP 端输入 1Hz 连续脉冲，用双踪示波器观察CP、Q、 端波形，注意相位关系，并描述下来。3、测试双 D 触发器 74LS74 的逻辑功能（1）测试D、D的复位、置位功能 测试方法同实验内容 2、1，自拟表格记录（2）测试 D 触发器的逻辑功能 按照表 9 要求进行测试，并观察触发器状态更新是否发生在 CP 脉冲的上升沿（即由 01） ，并记录。（3）将 D 触发器的 端与 D 端相连接，构成 T触发器。 测试方法同实验内容2、3,并记录。4、双时钟脉冲电路用 JK 触发器及非门构成的双相时钟脉冲电路如图9 所示，此电路是用来将时钟脉冲CP 转换成两相时钟脉冲 CPA及 CPB，其频率相同、相位不同。 分析电路工作原理，并按照图 9 连线，用双踪示波器同时观察CP、CPA；CP、CPB；CPA、CPB波形，并描绘。图 9 双相时钟脉冲电路5、乒乓球练习电路电路功能要求：模拟两名运动员在练球时，乒乓球能往返运转。提示：采用双 D触发器 74LS74 设计实验线路，两个CP 端触发脉冲分别由两名运动员操作，两触发器的输出状态用逻辑电平显示器显示。c. . . . . . . . .J0011K0101CP0110011001100110Qn=0Qn+1Qn=1110010D01100110QCPQn=0011001Qn+1Qn=1c. . . . . . . . .c. . . .10