电大专科计算机组成原理考试参考答案【御用版.doc

电大计算机组成原理考试小抄【御用版】数字计算机主要组成部分： 1.运算器 2.存储器 3.控制器 4.适配器与输入输出设备控制器的基本任务，就是按照计算程序所排的指令序列，先从存储器取出一条指令放到控制器中，对该指令的操作码由译码器进行分析判别，然后根据指令性质，执行这条指令，进行相应的操作。接着从存储器取出第二条指令，在执行这第二条指令。每取出一条指令，控制器中的指令计数器就加1，从而为取下一条指令做好准备，这也就是指令为什么在存储器中顺序存放的原因。指令和数据统统放在内存中，从形式上看它们都是二进制数码。一般来讲，在取指周期中从内存读出的信息是指令流，它流向控制器；而执行周期中从内存读出的信息流是数据流，它由内存流向运算器。计算机软件一般分为两大类：一类叫系统程序，一类叫应用程序 浮点加减运算的操作过程大体分为四步：(1) 0 操作数检查 浮点加减运算过程比定点运算过程复杂。如果判知两个操作数或中有一个数为0，即可得知运算结果而没有必要再进行后续的一系列操作以节省运算时间。 (2) 比较阶码大小并完成对阶 两浮点数进行加减，首先要看两数的阶码是否相同。若二数阶码相同表示小数点是对齐的，可以进行尾数的加减运算；若二数阶码不同表示小数点位置没有对齐，此时必须使二数阶码相同这个过程叫作对阶。在对阶时总是使小阶向大阶看齐，即小阶的尾数向右移位(相当于小数点左移) ，每右移一位其阶码加1，直到阶码相等(3) 尾数求和运算 对阶结束后，即可进行尾数的求和运算。不论加法运算还是减法运算，都按加法进行操作，其方法与定点加减法运算完全一样。(4) 结果规格化 在浮点加减运算时，尾数求和的结果也可以得到01.或10.，即两符号位不等，这在定点加减法运算中称为溢出，是不允许的。但在浮点运算中,它表明尾数求和结果的绝对值大于1，向左破坏了规格化。此时将运算结果右移以实现规格化表示称为向右规格化。规则是：尾数右移1位阶码加1。当尾数不是1.M时需向左规格化。(5) 舍入处理 在对阶或向右规格化时尾数要向右移位，这样被右移的尾数的低位部分会被丢掉，从而造成一定误差，因此要进行舍入处理。简单的舍入方法有两种：一种是"0舍1入"法。另一种是"恒置一"法。 在IEEE754标准中，舍入处理提供四种可选方法：就近舍入 其实质就是通常所说的“四舍五入”。朝0舍入 即朝数轴原点方向舍入，就是简单的截尾。这种方法容易导致误差积累。朝舍入 对正数来说,只要多余位不全为0则向最低有效位进1；对负数来说则是简单的截尾。朝舍入 处理方法正好与 朝舍入情况相反。对正数来说，只要多余位不全为0则简单截尾；对负数来说向最低有效位进1。SRAM（静态RAM：Static RAM）1.以触发器为基本存储单元2.不需要额外的刷新电路3.速度快，但集成度低，功耗和价格较高DRAM（动态RAM：Dynamic RAM）1.以单个MOS管为基本存储单元2.要不断进行刷新（Refresh）操作3.集成度高、价格低、功耗小，但速度较SRAM慢DRAM的刷新方式：集中式：在刷新间隔内，前段时间进行正常操作，不刷新；需要刷新时，暂停读/写周期，集中刷新整个存储器， 由于刷新集中进行，会造成芯片“死时间”过长；因为芯片在刷新过程中，禁止了正常的读/写操作分散式：把一个存储周期分为两半，前半段时间用来读/写操作或维持信息，后半段时间作为刷新操作时间，加长了系统周期，刷新过于频繁多模块交叉存储器：方式1：顺序方式 某个模块进行存取时，其他模块不工作，某一模块出现故障时，其他模块可以照常工作，通过增添模块来扩充存储器容量比较方便。但各模块串行工作，存储器的带宽受到了限制。 (d) 特点：1.易扩充容量2.故障局部性。 (e) 缺点：各模块串行工作，带宽受到限制。方式2：交叉方式 地址码的低位字段经过译码选择不同的模块，而高位字段指向相应模块内的存储字。连续地址分布在相邻的不同模块内，同一个模块内的地址都是不连续的。对连续字的成块传送可实现多模块流水式并行存取，大大提高存储器的带宽。 (d) 特点：1.多模块并行工作，速度快2.不易扩展3.故障全局性。Cache的工作原理1、Cache以块为单位进行操作2、当CPU发出访内操作请求后，首先由Cache控制器判断当前请求的字是否在Cache中，若在，叫命中，否则，不命中3、若命中：若是“读”请求，则直接对Cache读，与主存无关.若是“写”请求：Cache单元与主存单元同时写（Write through写）只更新Cache单元并加标记，移出时修改主存（写回Copy back）只写入主存，并在Cache中加标记，下次从MM读出，保证正确。4、未命中时：若是“读”请求，则从主存读出所需字送CPU，且把含该字的一块送Cache，称“装入通过”，若Cache已满，置换算法；若是“写”请求，直接写入主存。主存与Cache的地址映射方式：l 全相联映射主存中一个块的地址与块的内容一起存于cache的行中，其中块地址存于cache行的标记部分中。这种方法可使主存的一个块直接拷贝到cache中的任意一行上，非常灵活优点：命中率较高，Cache的存储空间利用率高缺点：电路难于设计和实现，因此只适合于小容量cache采用l 直接映射也是一种多对一的映射关系，但一个主存块只能拷贝到cache的一个特定行位置上去优点：硬件简单，容易实现缺点：每个主存块只有一个固定的行位置可存放,容易产生冲突。因此适合大容量cache采用。 l 组相联映射这种方式是前两种方式的折衷方案。它将cache分成u组，每组v行，主存块存放到哪个组是固定的，至于存到该组哪 一行是灵活的，即有如下函数关系： mu×v 组号qj mod u 组间采用直接映射，组内为全相联硬件较简单，速度较快，命中率较高cache的三种常用替换算法：最不经常使用(LFU)算法近期最少使用(LRU)算法随机替换虚拟存储器的基本概念虚拟存储器只是一个容量非常大的存储器的逻辑模型，不是任何实际的物理存储器。它借助于磁盘等辅助存储器来扩大主存容量，使之为更大或更多的程序所使用。虚拟存储器指的是主存外存层次。它以透明的方式给用户提供了一个比实际主存空间大得多的程序地址空间。此时程序的逻辑地址称为虚拟地址(虚地址)。 堆栈的两种工作过程：（1）进栈操作 教科书P144图4.6 建立堆栈，由指令把栈顶地址送入SP，指针指向栈顶。 进栈：(A)Msp, (sp)-1SP ；Msp:存储器的栈顶单元（2）出栈操作 教科书P144图4.7（SP）+1SP, (Msp)A堆栈寻址方式的特点：· 堆栈能根据程序员要求，设置任意长度； · 可按程序员要求，在主存中建立多个堆栈； · 可用访存指令来对堆栈中的数据进行寻址操作。CISC的主要特点：(1) 指令系统复杂。具体表现在指令数多、寻址方式多、指令格式多；(2) 绝大多数指令需要多个时钟周期才能执行完成；(3) 各种指令都可访问存储器；(4) 采用微程序控制；(5) 有专用寄存器；(6) 难以用优化编译生成高效的目标代码程序。 RISC技术的主要特征：（1） 一个有限的简单指令集：· 选用使用频率最高（80%-90%）的一些简单指令；· 指令长度固定，指令格式种类少，寻址方式种类少；· 只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行； （2） CPU配备大量的通用寄存器，以寄存器寄存器方式工作，减少访存操作；（3） 强调指令流水线的优化，使大多指令可在一个时钟周期内执行完毕；（4） 采用由阵列逻辑实现的组合电路控制器，不用或少用微程序；（5） 采用优化编译技术，对寄存器分配进行优化，保证流水线畅通。指令周期 ：CPU从内存取出一条指令并执行这条指令的时间总和。CPU周期  ：又称机器周期，CPU访问一次内存所花的时间较长，因此用从内存读取一条指令字的最短时间来定义。 时钟周期 ：通常称为节拍脉冲或T周期。一个CPU周期包含若干个时钟周期微命令：控制部件向执行部件发出的控制命令微操作：执行部件接受微命令后所进行的操作微指令：实现一定操作功能的一组微命令微程序：实现一条机器指令功能的微指令序列根据设计方法不同，操作控制器可分为时序逻辑型、存储逻辑型、时序逻辑与存储逻辑结合型三种。第一种称为硬布线控制器，它是采用时序逻辑技术来实现的；第二种称为微程序控制器，它是采用存储逻辑来实现的；第三种是前两种方式的组合。我们重点介绍微程序控制器。1. 硬布线控制器: 采用时序逻辑技术来实现的操作控制器。2. 微程序控制器: 采用存储逻辑来实现的的操作控制器。流水过程中通常会出现以下三种相关冲突，使流水线断流。 1. 资源相关资源相关是指多条指令进入流水线后在同一机器时钟周期内争用同一个功能部件所发生的冲突。假定一条指令流水线由五段组成。由下表可以看出，在时钟4时，I1与I4两条指令发生争用存储器资源的相关冲突解决资源相关冲突的办法： (1) 第I4条指令停顿一拍后再启动； (2) 增设一个存储器，将指令和数据分别放在两个存储器中 2. 数据相关在一个程序中，如果必须等前一条指令执行完毕后，才能执行后一条指令，那么这两条指令就是数据相关的。在流水计算机中，指令的处理是重叠进行的，前一条指令还没有结束，第二、三条指令就陆续地开始工作。由于多条指令的重叠处理，当后继指令所需的操作数，刚好是前一指令的运算结果时，便发生数据相关冲突。解决数据相关冲突的办法：在流水CPU的运算器中设置若干运算结果缓冲寄存器，暂时保留运算结果，以便于后继指令直接使用, 这称为“向前”或定向传送技术3. 控制相关控制相关冲突是由转移指令引起的。当执行转移指令时，依据转移条件的产生结果，可能为顺序取下条指令；也可能转移到新的目标地址取指令，从而使流水线发生断流。 为了减小转移指令对流水线性能的影响，常用以下两种转移处理技术： (1) 延迟转移法 (2) 转移预测法微程序控制器工作原理框图 如下：根据连接方式不同，单机系统中采用的总线结构有三种基本类型：单总线结构双总线结构三总线结构当代总线分成如下四部分： (1) 数据传送总线：由地址线、数据线、控制线组成。 (2) 仲裁总线：包括总线请求线和总线授权线。(3) 中断和同步总线：用于处理带优先级的中断操作，包括中断请求线和中断认可线。(4) 公用线：包括时钟信号线、电源线、地线、系统复位线以及加电或断电的时序信号线等。1. 串行传送当信息以串行方式传送时，只有一条传输线，且采用脉冲传送。在串行传送时，按顺序来传送表示一个数码的所有二进制位(bit)的脉冲信号，每次一位，通常以第一个脉冲信号表示数码的最低有效位，最后一个脉冲信号表示数码的最高有效位。串行传送主要优点是只需要一条传输线，这一点对长距离传输显得特重要，不管传送的数据量有多少，只需要一条传输线，成本比较低廉。 2. 并行传送用并行方式传送二进制信息时，对每个数据位都需要单独一条传输线。信息有多少二进制位组成，就需要多少条传输线，从而使得二进制数“0”或“1”在不同的线上同时进行传送。 并行传送一般采用电位传送。由于所有的位同时被传送，所以并行数据传送比串行数据传送快得多。接口即I/O设备适配器，具体指CPU和主存、外围设备之间通过总线进行连接的逻辑部件。接口部件在它动态连接的两个部件之间起着“转换器”的作用，以便实现彼此之间的信息传送。CPU、接口和外设之间的连接关系如下图所示。 CPU与外围设备之间信息传送控制方式有以下几种： 1. 程序查询方式 2. 程序中断方式 3. 直接内存访问(DMA)方式 4. 通道方式 5. 外围处理机(PPU)方式 输入/输出设备同CPU交换数据的过程输入过程： (1) CPU把一个地址值放在地址总线上，这一步将选择某一输入设备； (2) CPU等候输入设备的数据成为有效； (3) CPU从数据总线读入数据，并放在一个相应的寄存器中。 输出过程： (1) CPU把一个地址值放在地址总线上，选择输出设备； (2) CPU把数据放在数据总线上； (3) 输出设备认为数据有效，从而把数据取走中断是一种在发生了一个异常事件时，调用相应处理程序(或称服务程序)进行服务的过程。中断源一旦需要CPU为其服务时，就向CPU发出请求，CPU一般在当前指令执行完，且状态为允许中断的情况下响应该请求。并由硬件自动关中断（防止在保留断点和程序转移过程中又有新的中断请求发生）、保留断点、转到相应的中断处理程序入口处。然后执行中断处理程序，由软件完成中断服务。中断处理程序结束，执行返回指令返回断点，继续执行原程序。中断处理过程的四个问题：问题说明： (1) 尽管外界中断请求是随机的，但CPU只有在当前一条指令执行完毕后，即转入公操作时才受理设备的中断请求，这样才不致于使当前指令的执行受到干扰。外界中断请求信号通常存放在接口中的中断源锁存器里，并通过中断请求线连至CPU，每当一条指令执行到末尾，CPU便检查中断请求信号。若中断请求信号为“1”，则CPU转入“ 中断周期”，受理外界中断。 (2) 为了在中断服务程序执行完毕以后正确地返回到原来主程序被中断的断点(PC内容)而继续执行主程序，必须把程序计数器PC的内容，以及当前指令执行结束后CPU的状态(包括寄存器的内容和一些状态标志位)都保存到堆栈中去。这些操作叫做保存现场。 (3) 当CPU响应中断后，正要去执行中断服务程序时，可能有另一个新的中断源向它发出中断请求。为了不致造成混乱，在CPU的中断管理部件中必须有一个中断屏蔽触发器，它可以在程序的控制下置“1”(设置屏蔽)，或置“0”(取掉屏蔽)。 (4) 中断处理过程是由硬件和软件结合来完成的。中断周期由硬件实现，而中断服务程序由机器指令序列实现。后者除执行保存现场、恢复现场、开放中断并返回主程序任务外，还对要求中断的设备进行服务，使其同CPU交换一个字的数据，或作其他服务。