2022年本科生计算机组成原理题库期末试卷及答案 10.pdf
-
资源ID:24127943
资源大小:244.25KB
全文页数:6页
- 资源格式: PDF
下载积分:4.3金币
快捷下载
会员登录下载
微信登录下载
三方登录下载:
微信扫一扫登录
友情提示
2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。
5、试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。
|
2022年本科生计算机组成原理题库期末试卷及答案 10.pdf
1 / 6 本科生期末试卷十九一、 选择题(每小题 1 分,共 10分)1 从器件角度看,计算机经历了四代变化。但从系统结构看,至今绝大多数计算机仍属于 _型计算机。A. 并行 B.冯.诺依曼 C.智能 D.实时处理2下列数中最大的数是_。A. (10011001)2 B.(227)8C.(98)16D.(152)10 3 有关运算器的描述,_是正确的。A. 只做加法 B.只做算术运算C.既做算术运算又做逻辑运算 D.只做逻辑运算4 EPROM 是指 _。A. 读写存储器 B.只读存储器 C.闪速存储器 D.光擦除可编程只读存储器5 常用的虚拟存储系统由_两级存储器组成,其中辅存是大容量的磁表石存储器。A.cache主存 B.主存 辅存 C.cache辅存 D.通用寄存器 主存6 二地址指令中,操作数的物理位置可以安排在_。A. 栈顶和次栈顶 B. 两个主存单元C.一个主存单元和一个通用寄存器 D.两个通用寄存器7 当代 CPU 包括 _。A.控制器 B.控制器、运算器、cache C.运算器和主存 D.控制器、 ALU 和主存8 流水CPU 是由一系列叫做“段”的处理线路所组成。和具备m 个并行部件的CPU相比,一个m 段流水 CPU_。A. 具备同等水平的吞吐能力 B.不具备同等水平的吞吐能力C.吞吐能力小于前者的吞吐能力 D.吞吐能力大于前者的吞吐能力9 在集中式总线仲裁中,_方式响应时间最快,_方式对电路故障最敏感。A. 菊花链 B.独立请求 C.计数器定时查询10CRT 的分辨率为10241024 像素,像素的颜色数为256 色,则刷新存储器的容量是_。A. 256KB B.2MB C.512KB D.1MB 二、 填空题(每小题 3 分,共 15分)1 字符信息是A_数据,它处理B_领域的问题。国际上采用的字符系统是七单元的C_码。2 闪速存储器能提供高性能、低功耗、字可靠性以及A_能力,为现有的B_体系结构带来巨大变化,因此作为C_用于便携式电脑中。3 指令格式中,操作码字段表征指令的A_,地址码字段指示B_。微型机中多采用C_混合方式的指令格式。4 并行处理技术已经成为计算机技术发展的主流。从原理上概括,主要有三种形式: A_并行, B_并行, C_并行。5 总线有A _特性、 B_特性、 C_特性、 D_特性,因此必须标准化。三、(10分)有两个浮点数x=2(+01)2(-0.111)2Y=2(+01)2(+0.101)2精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 1 页,共 6 页2 / 6 设阶码 2位,阶符1 位,数符1 位,尾数3位,用补码运算规则计算x-y 的值。四、( 9 分)CPU 执行一段程序时,cache 完成存取的次数为5000 次,主存完成存取的次数为200次。已知cache存取周期为40ns,主存存取周期为160ns。求:1Cache 命中率 H,2Cache/主存系统的访问效率e,3平均访问时间Ta。五、( 9 分)某微机指令格式如下所示:格式中 D 为位移量, X 为寻址方式特征值: X=00 , 直接寻址; X=01, 用变址寄存器R1进行变址 X=10, 用变址寄存器R2进行变址 X=11, 相对寻址设( PC)=1234H ,( R1)=0037H,(R2)=1122H,(.H 代表十六进制数),请确定如下指令的有效地址:(1)4420H (2) 2244H (3)1322H (4)3521H (5)6723H六、( 10 分)某计算机的数据通路如图B19.1 所示,其中M 主存,MBR 主存数据寄存器, MAR 主存地址寄存器, R0-R3通用寄存器, IR指令寄存器, PC程序计数器(具有自增能力),C、 D-暂存器,ALU 算术逻辑单元(此处做加法器看待), 移位器 左移、右移、直通传送。所有双向箭头表示信息可以双向传送。请按数据通路图画出“ADD (R1),( R2)+”指令的指令周期流程图。该指令的含义是两个数进行求和操作。其中源操作地址在寄存器R1 中,目的操作数寻址方式为自增型寄存器间接寻址(先取地址后加1)。图 B19.1 七、( 9 分)某机器的中断系统采用一级链路排队,优先级别由设备距CPU 的物理位15 10 9 8 7 0 OP X D 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 2 页,共 6 页3 / 6 置决定(近高远低),如图B19.2 所示。 DVC0 是扫描仪, DVC1 是打印机,。如在某一时刻,扫描仪和打印机均产生一个事件,试问IRQ 线上的请求是由谁发出的?为什么?这个结论总是成立吗?图 B19.2 八、( 9 分)刷新存储器的重要性能指标是它的带宽。实际工作时,显示适配器的几个功能部件要采用刷新存储器的带宽。假定总带宽60%用于刷新屏幕,保留40%带宽用于其他非刷新功能。若显示工作方式采用分辨率为10241024,颜色深度为3B,刷新速率为 72Hz,计算刷新存储器总带宽是多少?九、( 10 分)设计一个启停控制电路,要求在一个CPU 周期中产生T1T4四个时钟周期信号。 (提示,机器一启动就会自动产生原始的节拍脉冲信号T1*- T4*,但是只有在启动机器运行的的情况下,才允许时序发生器发出CPU 工作所需的节拍脉冲T1T4。) 十、( 9 分)在流水处理中,把输入的任务分割为一系列子任务,并使各子任务在流水线的各个过程段并发地执行,从而使流水处理具有更强大的数据吞吐能力。请用定量分析法证明这个结论的正确性。本科生期末试卷十九答案一、 选择题1 B 2A 3C 4D 5B 6 B,C, D 7B 8A 9A ,B 10D二填空题1 A符号 B非数值 CASC码2 A瞬时启动 B存储器 C固态盘3 A操作特性与功能 C操作数的位置 C二地址、单地址、零地址4 A时间 B空间 C时间 +空间5 A物理 B功能 C电气 D时间三、解:1)设 Sx为 x 的尾数, Sy为 y 的尾数,则Sx=(-0.111)2 Sx补=1.001 Sy=(+0.101)2 Sy补=0.101 又设 Ex为 x 的阶码, Ey为 y 的阶码,则精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 3 页,共 6 页4 / 6 Ex=(+01)2 , Ex补=001 Ey=(+10)2, Ey补=010 2)对阶:Ex-Ey=(01)2-(10)2=( -01)2,阶码不相等,故小阶的尾数Sx右移一位,Sx=(-0.0111)2,Ex阶码加 1,则 Ex=(10)2=Ey, Sx经舍入后得Sx=(-0.100)2,对阶完毕。 x 的补码浮点格式: 010 , 1100 y 的补码浮点格式: 010 , 0101 3)尾数相减 Sy补=11.100 -Sy补=11.011 Sx补=11.100 + Sy补=11.011 Sx-Sy补= 10.111 4)规格化与舍入尾数右移1 位,最低有效位舍掉,阶码加1(右规)则 Sx-Sy补=11.011 Ex补=Ey补=011 规格化结果: 011, 1011 四、解:命中率 H = Nc/( Nc+Nm ) = 5000/(5000+2000)=5000/5200=0.96 主存慢于cache 的倍率 R = Tm/Tc=160Ns/40Ns=4 访问效率:()+(). . 平均访问时间. n五、解 1)X=00 , D=20H ,有效地址E=20H 2) X=10 , D=44H ,有效地址E=1122H+44H=1166H 3) X=11 , D=22H ,有效地址E=1234H+22H=1256H 4) X=01 , D=21H ,有效地址E=0037H+21H=0058H 5) X=11 , D=23H ,有效地址 E=1234H+23H=1257H 六、解:“ ADD (R1),( R2)+”指令是SS 型指令,两个操作数均在主存中。其中源操作数地址在R1中,所以是R1间接寻址。目的操作数地址在R2中,由 R2 间接寻址,但R2的内容在取出操作数以后要加1 进行修改。指令周期流程图如下:精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 4 页,共 6 页5 / 6 送指令地址图 B19。 3 七、解:当扫描仪和打印机同时产生一个事件时,IRQ上的请求是扫描仪发出的。因为这种链路中排队的设备只有当其IEI为高时才能发出中断请求,且该设备有中断请求时,其IEO 为低,因此其后面的设备就不可能发出中断请求信号。因此,当扫描仪和打印机同时产生一个事件时,只有扫描仪才能发出中断请求。但如果扫描仪接口中的屏蔽触发被置位(禁止中断),则IRQ 上的请求信号将是打印机发出的。八、刷新存储器容量分辨率每个像素点颜色深度102410243B 3MB 刷新存储器带宽刷新存储器容量刷新速率3MB 72/S 216MB/S 刷新存储器的总带宽应为 216MB/S 100/60 360MB/S 九详细的电路图见下面图B19.4 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 5 页,共 6 页6 / 6 图 B19.4十、解:设P1是有总延迟时间t1的非流水线处理器,故其最大吞吐量(数据带宽)为1/t1。又设Pm是相当于Pi的 m 段流水线处理器。其中每一段处理线路具有同样的延迟时间tc,和缓冲寄存器延迟时间tr,这样 Pm的每段总延迟时间为tc+tr,故 Pm 的带宽为Wm=1/(tc+tr)。如果 Pm是将 Pi划分成延迟相同的若干段形成的,则t1mti,因此 Pi的带宽为W1=1/( mtc)。由此可得出结论:条件mtc(tc+tr)满足,则Pm比 Pi有更强的吞吐能力。.T01 T02 T03 T04 T1 T2 T3 T4Q QCr D T40 CLR启动停机图 B19.4 R 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 6 页,共 6 页