PAL-PLA-GAL数字逻辑系统.ppt

PLD的基本结构n包含两个基本部分：n一是逻辑阵列，由与阵列、或阵列和反向器构成，可实现任何组合逻辑。n二是输出单元或宏单元。设计者可以自己组配其输出结构，直接输出就是组合逻辑，通过寄存器输出可以实现时序逻辑。n以“与/或”阵列为基础的包括四种基本类型：nPROM（可编程只读存储器）、PLA（可编程逻辑阵列）、PAL（可编程阵列逻辑）、GAL（通用可编程阵列逻辑）。它们的区别在于哪个矩阵可编程和输出结构的形式。PLA可分为组合可编程逻辑阵列可分为组合可编程逻辑阵列PLA和时序和时序 可编程逻辑阵列可编程逻辑阵列PLA两种类型两种类型u组合可编程逻辑阵列组合可编程逻辑阵列PLA的逻辑结构：由一个的逻辑结构：由一个“与与”阵列和一个阵列和一个“或或”阵列构成，阵列构成，“与与”阵列和阵列和“或或”阵阵列都是可编程的。列都是可编程的。u时序可编程逻辑阵列时序可编程逻辑阵列PLA的逻辑结构：由的逻辑结构：由“与与”阵列、阵列、“或或”阵列和一个用于存储以前状态的触发器网络构成。阵列和一个用于存储以前状态的触发器网络构成。可编程逻辑阵列应用可编程逻辑阵列应用 在可编程逻辑阵列PLA的应用中，有一种是用来控制资料路径，在指令集内事先定义好逻辑状态，并用此来产生下一个逻辑状态(透过条件分支)。 举例来说，如果目前机器(指整个逻辑系统)处于二号状态，如果接下来的执行指令中含有一个立即值(侦测到立即值的栏位)时，机器就从第二状态转成四号状态，并且也可以进一步定义进入第四状态后的接续动作。因此PLA等于扮演(晶片)系统内含的逻辑状态图(statediagram)角色。可编程逻辑阵列应用可编程逻辑阵列应用o除了可编程逻辑阵列PLA外，其他常用的可程式逻辑装置还有可程式阵列逻辑(PAL)、复杂可程式逻辑装置(CPLD)以及现场可程式逻辑闸阵列(FPGA)。o要注意的是，虽然可程式逻辑阵列一词中带有“可程式”一字，但不表示所有的PLA都是具有现场性的可程式化能力。事实上许多都属遮罩性的可程式化，性质与ROM相同，必须在晶片製造厂内就执行与完成程式化设定，尤其是内嵌于电路较复杂的晶片(例如：微处理器)的PLA多属此种程式化方式。PAL的基本电路结构v可编程阵列逻辑PAL (Programmable Array Logic ） 基本组成包括：输入互补缓冲；可编程与阵列；固定或阵列；特定的输出电路。v采用双极型熔丝工艺，工作速度较高（1035ns）。v对与阵列编程可以获得不同形式的组合逻辑函数。vPAL和触发器可构成时序电路。v与阵列可编程使输入项增多，或阵列固定使器件简化。v或阵列固定明显影响了器件编程的灵活性。4输入4输出16乘积项PAL器件的基本结构图编程后的PAL电路21213212134143322124214314323211IIIIYIIIIYIIIIIIIIYIIIIIIIIIIIIYPAL的输出和反馈结构PAL 器件的型号很多，典型器件的型号很多，典型的输出的输出和反馈和反馈结构通常有结构通常有五种：五种： 1. 专用输出基本门阵专用输出基本门阵列结构列结构 2. 异步可编程异步可编程I/O结构结构 3. 寄存寄存(时序时序)输出结构输出结构 4. 异或寄存器型输异或寄存器型输出结构出结构 5. 运算选通反馈结构运算选通反馈结构专用输出基本门阵列结构专用输出基本门阵列结构四个乘积项四个乘积项输入信号输入信号四个乘积项通过或四个乘积项通过或非门低电平输出。非门低电平输出。一个输入一个输入 如输出采用或门，为高电平有效如输出采用或门，为高电平有效PAL器件。器件。若采用互补输出的或门，为互补输出器件。若采用互补输出的或门，为互补输出器件。8个乘积项个乘积项当最上面的乘积项为高电平时，三态门当最上面的乘积项为高电平时，三态门开通，开通，I/O可作为输出或反馈；可作为输出或反馈；为低电平时，三态门关断，作为输入。为低电平时，三态门关断，作为输入。两个输入，一个来自外部两个输入，一个来自外部I，另一来自反馈，另一来自反馈I/O。专用输出基本门阵列结构专用输出基本门阵列结构异步可编程I/O结构 或门经三态缓冲器由I/O端引出，三态门受与阵列中第一行的与门所对应的乘积项控制。 当三态门的控制端为“0”时，三态门禁止，输出呈高阻状态，I/O引脚作输入使用。来自I/O端的输入信号通过反馈输入缓冲器送到可编程的与阵列中。 当控制端为“1”时，三态门被选通， I/O引脚作输出使用。同时该输出通过反馈输入缓冲器送到可编程的与阵列中，故此时I/O端同时具有输入、输出功能。 这种结构的产品有PAL16L8、PAL20L10等。寄存（时序）输出结构寄存（时序）输出结构输出使能输出使能OE8个乘积项个乘积项CP和输出使能和输出使能OE是是PAL的公共端的公共端或门的输出通过或门的输出通过D触发器，触发器，在在CP的上升沿时到达输出。的上升沿时到达输出。触发器的触发器的Q端可以端可以通过三态缓冲器通过三态缓冲器送到输出引脚送到输出引脚触发器的反相端反馈回与触发器的反相端反馈回与阵列，可构成时序逻辑电路阵列，可构成时序逻辑电路异或寄存器型输出结构异或寄存器型输出结构把与项分割把与项分割成两个或项成两个或项两个或项在触发器的输入两个或项在触发器的输入端异或之后，在时钟上升端异或之后，在时钟上升沿到来时存入触发器内沿到来时存入触发器内 增加了一增加了一 个异或门个异或门运算选通反馈结运算选通反馈结反馈选通电路反馈选通电路的输入变量的输入变量B运算选通反馈结构运算选通反馈结构反馈选通结构的反馈量再接反馈选通结构的反馈量再接至与逻辑阵列作为输入变量至与逻辑阵列作为输入变量反馈选通电路反馈选通电路的反馈变量的反馈变量A利用反馈结构的反馈量编程可在与阵列的输出端产生A和B的16种运算结构。AA B0A BA BA BBA+B1. 12. A+B3. A4. A+B5. B6. A B7. A B8. A+BPAL的应用 PAL器件可以实现组合逻辑和时序逻辑设计。 PAL器件除了在一般逻辑设计中得到应用外，还被广泛地应用于数据检错和纠错、工业控制技术和计算机系统设计等领域。 PAL器件实现逻辑函数的过程是先化简逻辑函数得到最简与或式后，再画出PAL器件点阵图。 由于PAL器件品种繁多，所以选择合适型号的PAL器件就成为应用中不可忽视的因素。选择器件主要考虑输入端、输出端数量是否恰当，乘积项数符不符合要求，寄存器数量够不够等因素。在实际应用中，还要考虑速度、功耗和输出极性等。GAL器件器件普通型普通型通用型通用型异步型异步型FPLA型型在系统可编程型在系统可编程型GAL的基本结构v通用阵列逻辑GAL （General Array Logic） 采用E2CMOS工艺，具有电擦除、可重复编程和可加密等特点。vGAL的输出结构配置了可以任意组态的输出逻辑宏单元OLMC（Output Logic Macro Cell）。GAL器件的结构特点 GAL与PAL相比，在结构上的显著特点是输出采用了宏单元（OLMC）。也就是说，PAL可编程与阵列是送到一个固定的或阵列上输出的，而GAL可编程与阵列则是送到OLMC上输出的。 通过对OLMC单元的编程，GAL能满足更多的逻辑电路要求，从而使它比PAL具有更多的功能，设计也更为灵活。GAL器件型号 GAL器件型号定义和PAL一样根据输入输出的数量来确定。 目前常用GAL器件有GAL16V8和GAL20V8两种，其基本电路结构大致相同，只是器件引脚数和规模不同而已，它们能仿真所有的PAL器件。 GAL16V8中16表示器件的输入端数量，8表示输出端数量，V表示输出形式可以改变的普通型。GAL16V8和GAL20V8替代的PAL器件GAL输出逻辑宏单元OLMCGAL输出逻辑宏单元OLMC的组成： 一个或门 一个异或门 一个D触发器 四个数据选择器MUX 输出数据选择器(OMUX)、 乘积项数据选择器(PTMUX) 三态数据选择器(TSMUX) 反馈数据选择器(FMUX) 一些门电路组成的控制电路。GAL器件的特点 优点：GAL是继PAL之后具有较高性能的PLD，和PAL相比，具有以下优点： 有较高的通用性和灵活性：它的每个逻辑宏单元可以根据需要任意组态，既可实现组合电路，又可实现时序电路。 利用率高：GAL采用电可擦除CMOS技术，可以用电压信号擦除并可重新编程。因此，可反复使用。 高性能的E2COMS工艺：使GAL的高速度、低功耗，编程数据可保存20年以上