2022年本科生计算机组成原理题库期末试卷及答案 5.pdf
-
资源ID:25394566
资源大小:107.42KB
全文页数:4页
- 资源格式: PDF
下载积分:4.3金币
快捷下载
会员登录下载
微信登录下载
三方登录下载:
微信扫一扫登录
友情提示
2、PDF文件下载后,可能会被浏览器默认打开,此种情况可以点击浏览器菜单,保存网页到桌面,就可以正常下载了。
3、本站不支持迅雷下载,请使用电脑自带的IE浏览器,或者360浏览器、谷歌浏览器下载即可。
4、本站资源下载后的文档和图纸-无水印,预览文档经过压缩,下载后原文更清晰。
5、试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。
|
2022年本科生计算机组成原理题库期末试卷及答案 5.pdf
1 / 4 本科生期末试卷七一选择题(每小题 1 分, 共 10 分)1 至今为止,计算机中的所有信息仍以二进制方式表示的理由是_。A节约元件; B 运算速度快; C 物理器件的性能决定; D 信息处理方便;2 用 32 位字长(其中1 位符号位)表示定点小数是,所能表示的数值范围是_。A 0 ,1 2-32 B 0,1 2-31 C 0,1 2-30 D 0,1 3 已知 X为整数,且 X补 = 10011011 ,则 X的十进制数值是_。A +155 B 101 C 155 D +101 4 主存储器是计算机系统的记忆设备,它主要用来_。A 存放数据 B 存放程序 C 存放数据和程序 D 存放微程序5 微型计算机系统中,操作系统保存在硬盘上,其主存储器应该采用_。A RAM B ROM C RAM和 ROM D CCP 6 指令系统采用不同寻址方式的目的是_。A 实现存贮程序和程序控制;B 缩短指令长度,扩大寻址空间,提高编程灵活性;。C 可直接访问外存;D 提供扩展操作码的可能并降低指令译码的难度;7 在 CPU中跟踪指令后继地址的寄存器是_。A 主存地址寄存器 B 程序计数器 C 指令寄存器 D 状态条件寄存器8 系统总线地址的功能是_。A 选择主存单元地址;B 选择进行信息传输的设备;C 选择外存地址;D 指定主存和I / O设备接口电路的地址;9 CRT的颜色数为256 色,则刷新存储器每个单元的字长是_。A 256 位 B 16位 C 8位 D 7位10采用 DMA 方式传送数据时,每传送一个数据就要用一个_时间。 A.指令周期 B. 机器周期 C. 存储周期 D. 总线周期二、填空题(每小题3 分,共 15分)1.指令格式中,地址码字段是通过A._来体现的,因为通过某种方式的变换,可以给出 B._ 地址。常用的指令格式有零地址指令、单地址指令、C._三种 . 2. 双端口存储器和多模块交叉存储器属于A._ 存储器结构 . 前者采用B._ 技术 , 后者采用 C._技术 . 3. 硬布线控制器的基本思想是: 某一微操作控制信号是A._译码输出 ,B._ 信号和 C._ 信号的逻辑函数. 4. 当代流行的标准总线追求与A._、B._ 、C._无关的开发标准。5.CPU周期也称为A._;一个 CPU周期包含若干个B._ 。任何一条指令的指令周期至少需要C._个 CPU 周期。三(9 分) 求证: x补- y补= x补+-y补四( 9 分) CPU 执行一段程序时,cache完成存取的次数为5000次,主存完成存取的次精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 1 页,共 4 页2 / 4 数为 200 次。已知 cache存取周期为40ns,主存存取周期为160ns。求:1Cache 命中率 H。2Cache/主存系统的访问效率e。3平均访问时间Ta。五(9 分)指令格式如下所示,OP为操作码字段,试分析指令格式的特点。六( 10 分)某机运算器框图如图B7.1 所示,其中ALU 由通用函数发生器组成,M1M3为多路开关,采用微程序控制,若用微指令对该运算器要求的所有控制信号进行微指令编码的格式设计,列出各控制字段的编码表。图 B7.1 七.(9 分) PCI 总线周期类型可指定多少种总线命令?实际给出多少种?请说明存储器读/ 写总线周期的功能。八(9 分)试分析图B7.2 所示写电流波形属于何种记录方式。OP 源寄存器基值寄存器位移量( 16 位)15 10 7 4 3 0 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 2 页,共 4 页3 / 4 图 B7.2 九 (10 分)机动题十 (10 分)机动题本科生期末试卷七答案一选择题1C 2. B 3B 4 C 5C 6B 7 B 8D 9C 10C 二填空题 1.A.寻址方式 B.操作数有效 C.二地址指令 2.A.并行 B.空间并行 C.时间并行3.A.指令操作码 B.时序 C.状态条件4.A.结构 B.CPU C. 技术5.A.机器周期 B.时钟周期 C. 2 三因为 x补 + y补 = x + y补所以 y补= x + y补- x补又 x-y补= x+ (-y)补= x补+ -y补所以 -y补= x-y补- x补将和相加,得y补+ -y补= x + y补+ x - y补- x补- x补= x + y + x - y补- x补- x补= x + x补- x补- x补= 0 所以 -y补 = -y补四解:命中率 H = Nc/(Nc+Nm ) = 5000/(5000+2000)=5000/5200=0.96 主存慢于cache 的倍率 R = Tm/Tc=160ns/40ns=4 访问效率:()+(). . 平均访问时间. n五解:( 1)双字长二地址指令,用于访问存储器。(2)操作码字段OP 为 6 位,可以指定26 = 64 种操作。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 3 页,共 4 页4 / 4 (3)一个操作数在源寄存器(共16 个),另一个操作数在存储器中(由基值寄存器和位移量决定),所以是RS 型指令。六解:当24 个控制信号全部用微指令产生时,可采用字段译码法进行编码控制,采用的微指令格式如下(其中目地操作数字段与打入信号段可结合并公用,后者加上节拍脉冲控制即可)。 3位 3位 5位 4位 3位 2位 X 目的操作数源操作数运算操作移动操作直接控制判别下址字段编码表如下:目的操作数字段源操作数字段运算操作字段移位门字段直接控制字段001 a, LDR0010 b, LDR1011 c, LDR2100 d, LDR3001 e 010 f 011 g 100 h MS0S1S2S3L, R, S, N i, j, +1 七. 解:可指定16 种,实际给出12 种。存储器读 / 写总线周期以猝发式传送为基本机制,一次猝发式传送总线周期通常由一个地址周期和一个或几个数据周期组成。存储器读 / 写周期的解释,取决于PCI 总线上的存储器控制器是否支持存储器 /cache之间的PCI 传输协议。如果支持,则存储器读 / 写一般是通过cache来进行;否则,是以数据非缓存方式来传输。八解:(1)是调频制(FM );(2)是改进调频制(MFM );(3)是调相制(PE );(4)是调频制(FM );(5)是不归零制(NRZ );(6)是“见 1 就翻制”( NRZ1 )。九十精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 4 页,共 4 页