2022年月SOPC助理工程师认证考试试题及答案.docx

名师归纳总结 精品学习资料 - - - - - - - - - - - - - - -）题 答 勿 内 线 封 密（中国电子学会嵌入式系统工程师专业技术资格认证考试试卷： SOPC （考试时间： 120 分钟）五总分题号一二三四分数一、 挑选题 （本大题共 15 个小题,每道题 1 分,共 15 分）号 证 份 身得分评阅人）1、对于 FPGA芯片来讲,以下说法错误选项： （AFPGA是现场可编程规律器件的缩写BFPGA的内部可以集成DSP、PowerPC等模块CFPGA是非易失性器件DFPGA的内部规律可以反复修改2、以下不属于软核处理器的是： （）ALeon3 B. OpenRisc1200 C. Microblaze D. MIPS 名 姓3、以下不属于 FPGA片内资源的是哪个？（）A. PLL （锁相环） B. LUT（查找表）C. NiosII软核处理器D. DSP处理模块4、 COS-II 操作系统属于：（）A. 次序执行系统B. 占先式实时操作系统业 专C. 非占先式实时操作系统D. 分时操作系统5、以下关于 SOPC的说法正确选项：（）A. SOPC系统可以对其结构进行修改,因此可以说SOPC是永不过时的嵌入式系统；B. NiosII 是一种软核处理器,故可以任意修改其内部结构；C. NiosII 可以脱离 FPGA芯片单独运行；D. SOPC系统具有体积小、快速敏捷、低功耗等优点；校 学6、以下可综合的 Verilog HDL语句是：（） 第 1 页,共 10 页 A. ！= B. task C. initial D. #delay ）题 答 勿 内 线 封 密（7、以下 Verilog HDL表达式中正确选项：（A. 4 b001 << 1 = 5b00010 ；B. ！4b1011 | . 4b0000 = 1b1 ；第 1 页 共 10 页细心整理归纳 精选学习资料 - - - - - - - - - - - - - - - - - - - - - - - - 名师归纳总结 精品学习资料 - - - - - - - - - - - - - - -中国电子学会嵌入式系统工程师专业技术资格认证考试 试卷： SOPC C. 4 b1010 & 4 b1101 = 1b1 ；D. 4 b1011 && 4 b0100 = 4b1111 ；8、以下选项中哪个不是嵌入式系统软硬件划分的原就；（）A. 系统优化原就 B. 资源利用率原就C. 性能原就 D. 性价比原就9、NiosII 的系统中 SDRAM的 IP 核时钟与系统全局时钟相差多少度？（）A. -60 度 B. -50 度C. -70 度 D. -90 度10、以下描述可以在 FPGA中稳固运行的是：（）A. 状态机编码中采纳二进制编码方式B. 在时钟上升沿到来时 A 的值由“1001” 变为“0110”C. 大量采纳异步电路设计D. 采纳时钟的正负沿调整采样11、以下关于 Verilog HDL模块连接正确选项：（）Module1 Module2 .a code1 , .clk clk , .rst rst , .b k1 ; A. a 是顶层模块, code1 是底层模块；B. b 是顶层模块, k1 是底层模块；C. Module1 是底层模块, Module2 是顶层模块；D. Module2 的端口可以用 reg 类型定义12、以下关于 uClinux 的说法正确选项 : （）A. uClinux 是在 linux 的基础上裁剪了内核和应用程序库；B. uClinux 可以使用 linux 的一部分命令C. uClinux 由于没有 MMU,故仅能运行在没有 MMU的处理器上D. uClinux 是硬实时的嵌入式操作系统；13、以下对 I2C 总线说法正确选项 : （）第 2 页 共 10 页细心整理归纳 精选学习资料 - - - - - - - - - - - - - - - 第 2 页,共 10 页 - - - - - - - - - 名师归纳总结 精品学习资料 - - - - - - - - - - - - - - -中国电子学会嵌入式系统工程师专业技术资格认证考试 试卷： SOPC A. SCL 线为高电平常, SDA线又低电平向高电平跳变表示数据传输的开头；B. SCL 线为低电平常, SDA线又低电平向高电平跳变表示数据传输的终止；C. SDA 线是双向的,而 SCL线是单向的；D. 在标准传输模式下, I2C 总线的速度是 400Kb/s : （）14、以下关于储备器的说法错误选项 A. Nor flash 的的特点是写入数据慢读出数据快；多用于储备指令；B. 全部的 Flash 储备器都存在“ 位交换”,故必需使用 EDC/ECC算法以确保稳固性C. Sram 是静态随机储备器,一般读写速度很快但容量较小；D. DDR是在 SDRAM的基础上提高一倍时钟；15、以下哪项不是 PLL锁相环的功能 : （）A. PLL 可以优化时钟,故有效降低 FPGA芯片的功耗；B. PLL 核是集成在 FPGA内的硬 IP 核,故无论使用与否, PLL 都存在在 FPGA中；C. 使用 PLL可以有效削减时钟偏斜的现象D. PLL 可以调整时钟的频率,占空比,相位等二、判定题 （本大题共 10 个小题,每题 1 分,共 10 分）得分评阅人）1、NiosII系统结构中有 32 个 32 位的通用寄存器, 8 个 32 位掌握寄存器；（2、Avalon 接口是一个同步协议的接口； （）3、在较高频率下 SDRAM掌握器核与 SDRAM芯片之间需要 PLL调整时钟相位；（）4、NiosII 的定时器掌握器的特性之一是具有增 1、减 1 两种计数模式；（）5、在 QuartusII 编译之前,对 FPGA未使用的引脚一般要设置成 As input tri-stated；（）6、Flash 的数据总线是三态的, NiosII CPU与 Flash 相连接时需要 Avalon 三态总线桥；（）7、在 SOPC Builder 中定义 CPU的复位地址在 Flash ,而在 NiosII IDE 中用户程序被连接到 Flash 之外的地址,那么 elf2flash 有用程序将在用户程序前插入一个Boot-copier ；（）8、对于 SDRAM掌握器的数据引脚,可以与 OUTPUT属性的引脚相连,也可以与 BIDIR属性的引脚相连；（）第 3 页 共 10 页细心整理归纳 精选学习资料 - - - - - - - - - - - - - - - 第 3 页,共 10 页 - - - - - - - - - 名师归纳总结 精品学习资料 - - - - - - - - - - - - - - -中国电子学会嵌入式系统工程师专业技术资格认证考试 试卷： SOPC 9、SOPC Builder 供应了一个组件编辑器,一个典型的组件主要有三部分组成：硬件文件、软件文件和组件描述文件三部分组成；（）10、system.h 头文件对 SOPC硬件进行了软件的描述； （）三、填空题 （本大题共 10 个空,每空 1 分,共 10 分）得分 评阅人1、Altera 公司的 FPGA常用的配置方式： JTAG 方式、 _ _ 、_ _ ；2、CycloneII FPGA 上面集成的 Block RAM为 M4K,一个 M4K的大小是 _；3、使用 QuartusII进行 FPGA设计的开发流程是：设计输入、_、_、仿真、 _ ；4、NiosII IDE 为软件开发供应了 4 个主要功能：工程治理器、编辑器和编译器、调试器、；5、SOPC组件 On-chip Memory 可以用作 RAM外,仍可以设置成,甚至可以设置成双口存取；6、CycloneII EP2C20 器件包含 4 个 PLL,每个 PLL 均有 个输出；其中第 个输出的驱动才能最强；四、简答题 （本大题共 8 个小题,每道题 5 分,共 40 分）得分 评阅人1、简述 SOPC开发流程和对 SOPC的懂得？第 4 页 共 10 页细心整理归纳 精选学习资料 - - - - - - - - - - - - - - - 第 4 页,共 10 页 - - - - - - - - - 名师归纳总结 精品学习资料 - - - - - - - - - - - - - - -中国电子学会嵌入式系统工程师专业技术资格认证考试 试卷： SOPC 2、简述 IP 核复用的好处；3、硬核和软核的区分；4、Moore 和 Mealy 状态机的异同？第 5 页 共 10 页细心整理归纳 精选学习资料 - - - - - - - - - - - - - - - 第 5 页,共 10 页 - - - - - - - - - 名师归纳总结 精品学习资料 - - - - - - - - - - - - - - -中国电子学会嵌入式系统工程师专业技术资格认证考试 试卷： SOPC 5、如何懂得可编程规律设计的面积和速度平稳与互换原就？ 6 、什么是同步设计,什么是异步设计？FPGA设计中为什么遵循同步设计原就？7、Verilog HDL 设计中堵塞赋值和非堵塞赋值有什么区分？举例说明；第 6 页 共 10 页细心整理归纳 精选学习资料 - - - - - - - - - - - - - - - 第 6 页,共 10 页 - - - - - - - - - 名师归纳总结 精品学习资料 - - - - - - - - - - - - - - -中国电子学会嵌入式系统工程师专业技术资格认证考试 试卷： SOPC 8、简述 FPGA设计中毛刺产生的条件及排除毛刺的简洁方法；五、程序题 （本大题共 3 个小题,共 25 分）得分 评阅人1、在 Verilog HDL 或者 VHDL中如何定义 inout第 7 页 共 10 页型 的接口？（ 7 分）细心整理归纳 精选学习资料 - - - - - - - - - - - - - - - 第 7 页,共 10 页 - - - - - - - - - 名师归纳总结 精品学习资料 - - - - - - - - - - - - - - -中国电子学会嵌入式系统工程师专业技术资格认证考试 试卷： SOPC 2、系统的时钟输入是 50MHz,请用 Verilog HDL或者 VHDL设计一个分频器得到 10Hz的时钟输出；（8 分）3、 说明扫描矩阵键盘的工作原理,用Verilog或 VHDL编写去除按键抖动的代码？（提示：认为只有一次按下是键盘抖动,三次按下才是有按键输入）（10 分）第 8 页 共 10 页细心整理归纳 精选学习资料 - - - - - - - - - - - - - - - 第 8 页,共 10 页 - - - - - - - - - 名师归纳总结 精品学习资料 - - - - - - - - - - - - - - -中国电子学会嵌入式系统工程师专业技术资格认证考试 试卷： SOPC 答案挑选题：1 C 2 D 3 C 4 B 5 A 6 B 7 B 8 A 9 A 10 B 11、C 12、A 13、B 14、D 15、A 判定题：1、F 2、T 3 、T 4 、F 5 、T 6 、T 7 、T 8 、F 9 、T 10 T 填空题：1、AS方式 /EPCS方式 、PS方式/CPLD方式 2、4Kbit 3、综合、布局布线、配置或下载 4、下载器 5、ROM 6、3 、 3 简答题：1、第一建立 SOPC工程添加系统需要的 IP 核,设置每个 IP 核的属性,然后分别进行系统的 硬件设计和软件设计,然后把硬件设计生成的配置文件下载到 FPGA,再启动 NiosII 运行软件程序； SOPC设计敏捷,可以依据需要设计针对不同应用的嵌入式系统；2、设计快速、便利、敏捷、性能优化,3、硬核是实际电路构成的不行以转变的功能模块；软核是用 HDL语言编写的可以修改全部或部分内部结构的功能模块；4、假如规律输出只取决于当前状态,这样的状态机叫Moore 状态机；假如规律输出不仅取决于当前状态,而且仍取决于输入,这样的状态机叫 Mealy 状态机；5、面积指占用的规律单元的数量,速度指模块的处理速度；面积和速度是相互制约的,也就是说,假如占用很小的FPGA面积,速度就受到肯定限制,相反,想要较高的处理速度必定是占用很大的面积；所以在 FPGA中肯定要考虑模块的实际需要,假如要达到很高的处理速度可以多个模块并行处理,假如要节约规律资源,可以反复使用一个处理模块；6、假如设计中功能模块内的寄存器值都在同一个时钟的上升沿或下降沿下变化,这个设计就是同步设计,否就为异步设计；在 争和冒险的发生；7、always posedge clk FPGA中采纳同步设计的缘由是保证设计的稳固性,削减竞 Begin A <= B ; B C <= D ; 的值赋给 A 同时 D的值赋给 C End 非堵塞always posedge clk Begin A = B ; B 的值赋给 A C = D ; 下一个上升沿时 D的值赋给 C End 堵塞8、假如输入端的多位信号,其中的两位或者两位以上规律值在同一时间向相反方向跳变,在输出端就可能显现毛刺；第 9 页 共 10 页细心整理归纳 精选学习资料 - - - - - - - - - - - - - - - 第 9 页,共 10 页 - - - - - - - - - 名师归纳总结 精品学习资料 - - - - - - - - - - - - - - -中国电子学会嵌入式系统工程师专业技术资格认证考试 试卷： SOPC 1、在时钟方面多使用 PLL,2、规律多采纳同步设计, 3、使用 D触发器；程序题：1、 inout data ; Input data_in ; Reg data_reg ; Reg link_data ; assign data = link_data . data_reg : 1bz ; / link_data 为高时, data 是输出端；link_data为低时, data 是输入端；2、parameter period = 5000000 ; Reg31:0 cnt ; Reg clkout ; Always posedge clk or negedge rst Begin If rst = 0 Cnt <= 32b0 ; Else Cnt <= cnt + 1 ; If cnt = period << 1 1 begin Clkout <= clkout ; b0 ; Cnt <= 32End End 3 、 假如只判定键盘一次按下,不行能有防抖成效；假如连续判定 3 次键盘按下,就说明有 键盘按下；Always （posedge clk ）Begin Key1 <= key_down ; Key2 <= Key1 ; Key3 <= Key2 ; End Assign Key_press = Key1 | Key2 | Key3 ; 第 10 页 共 10 页细心整理归纳 精选学习资料 - - - - - - - - - - - - - - - 第 10 页,共 10 页 - - - - - - - - -