电子设计大赛报告.docx

电子设计大赛报告 2022年全国大学生电子设计竞赛 设计报告 简易频率特性测试仪（E 题） 2022年9月7日 摘要 该频率特性测量仪采ARM控制核心，主要由DDS、滤波器、ADC等功能模块组成。其中，数据处理包括了幅频测量以及相频测量部分。实际操作通过ARM控制来实现幅频特性和相频特性的测量，包括参数预置、点测结果的显示，以及用模拟示波器单独或同时显示幅频特性曲线和相频特性曲线。本系统采用FPGA控制的DDS芯片9854实现信号发生电路，频率值与步长均能灵活准确地预置。并用ARM控制显示。被测网络采用RLC，中心频率及带宽均达到要求。用FPGA控制DDS产生两路正交扫频信号,与被测网络经过乘法器后幅度改变,相位改变。经过低通滤波器和ADC转换器，最后又ARM处理显示。 “DDS”“ARM应用”“FPGA” 目录 1 系统方案 (4) 1.1 设计任务与要求 (4) 1.2 系统设计方案 (5) 2 系统理论分析与计算 (6) 2.1 系统原理 (6) 2.1.1 系统原理图 (6) 2.1.2 幅频特性产生原理 (7) 2.1.3 相频特性产生原理 (8) 2.2 DDS原理 (8) 2.2.1 基本概念 (8) 2.2.2 DDS原理框图 (8) 2.2.3 工作过程 (8) 2.2.4 频率控制 (8) 2.2.5 波形存储 (9) 2.2.6 实现过程 (9) 2.3 滤波器的设计 (9) 2.3.1 滤波器方案选择 (9) 2.3.2 滤波器设计流程图 (11) 2.3.3 滤波器设计公式 (11) 2.4 乘法器设计 (11) 2.4.1 乘法器特性 (11) 2.4.2 基本理论 (12) 2.5 AD9288简介 (12) 2.6 被测网络设计 (12) 2.6.1 RLC串联谐振电路电路图 (12) 2.6.2 RLC设计公式 (13) 2.7 特性曲线显示 (13) 3 电路与程序设计 (13) 3.1 电路的设计 (13) 3.1.1 系统总体框图 (14) 3.1.2 正交扫频信号源 (14) 3.1.3 乘法器 (16) 3.1.4 ADC (17) 3.2 程序设计 (17) 3.2.1 程序功能描述与设计思路 (17) 3.2.2 程序流程图 (18) 4 测试方案与测试结果 (19) 简易频率特性测试仪（E 题） 1系统方案 本系统主要由DDS模块、被测网络模块、低通滤波器模块、ADC模块、特性显示模块组成，下面分别论证这几个模块的选择。 1.1 设计任务与要求 1.1.1任务 根据零中频正交解调原理，设计并制作一个双端口网络频率特性测试仪，包括幅频特性和相频特性，其示意图如图1所示。 1.1.2 要求 （1）基本要求 制作一个正交扫频信号源。 频率范围为1MHz40MHz，频率稳定度10-4；频率可设置，最小设置单位 100kHz。 正交信号相位差误差的绝对值5o，幅度平衡误差的绝对值5%。 信号电压的峰峰值1V，幅度平坦度5%。 可扫频输出，扫频范围及频率步进值可设置，最小步进100kHz；要求连续扫 频输出，一次扫频时间2s。 （2）发挥部分 使用基本要求中完成的正交扫频信号源，制作频率特性测试仪。 a. 输入阻抗为50?，输出阻抗为50?； b. 可进行点频测量；幅频测量误差的绝对值0.5dB，相频测量误差的绝对 值5o；数据显示的分辨率：电压增益0.1dB，相移0.1o。 制作一个RLC串联谐振电路作为被测网络，如图2所示，其中Ri和Ro分别为 频率特性测试仪的输入阻抗和输出阻抗；制作的频率特性测试仪可对其进行线性扫频测量。 a. 要求被测网络通带中心频率为20MHz，误差的绝对值5%；有载品质因数为4， 误差的绝对值5%；有载最大电压增益-1dB； b. 扫频测量制作的被测网络，显示其中心频率和-3dB带宽，频率数据显示的分 辨率为100kHz； c. 扫频测量并显示幅频特性曲线和相频特性曲线，要求具有电压增益、相移和 频率 坐标刻度。 （3）其他。 1.1.3 说明 (1)正交扫频信号源必须自制，不能使用商业化DDS 开发板或模块等成品，自制 电路板上需有明显的覆铜“2022”字样。 (2)要求制作的仪器留有正交信号输出测试端口，以及被测网络的输入、输出 接入端口。 (3)本题中，幅度平衡误差指正交两路信号幅度在同频点上的相对误差，定义 为： 21 1 100%U U U -?，其中U2U1。 (4)本题中，幅度平坦度指信号幅度在工作频段内的相对变化量，定义为： max min min 100%U U U -?。 (5)参考图2，本题被测网络电压增益取：0 20lg 12 v s u A u = (6)幅频特性曲线的纵坐标为电压增益（dB ）；相频特性曲线的纵坐标为相移 （o）；特性曲线的横坐标均为线性频率（Hz ）。 (7)发挥部分中，一次线性扫频测量完成时间30s 。 1.2 系统设计方案 1） 方案一：采用DSP 方式 首先给被测网络一个能量脉冲信号X （t ），然后分别对被测网络的输出Y （t ）和原信号X （t ）进行采样，通过对采样数据进行FFT 而分别得到Y （jw ）和X （jw ），两者的比值即为H （jw ）。当输入为单位冲击函数)(t 时，则输出为系统的单位冲激响应)(t h ，由于)(j E 恒等于1，于是就有 dt e t h j H t j ? -= )()( 由此可得幅频特性和相频特性完整的信息。 方案说明：采用这种方法时要制作冲激响应)(t ，并对输出响应进行数据采集，再对采集的数据进行FFT 以得到)(j H 。但在实际应用中，不可能得到理想的 )(t 脉冲，虽然脉冲信号足够窄的信号可以代替)(t ，但是比较难以获得。而且此测试方法对软件的计算能力要求比较高，必须采用微机系统，故不采用。 2）方案二：直接利用已有信号源系统，比较输入输出 首先设计一个扫描信号源，输出频率可步进的正弦信号，作为被测网络的输入信号Vi ，网络的输出信号为Vo ，信号源输出的频率按步进值递增，在各个频率点上，通过对幅度有效值的测量和A/D 就可以得到 Vo 和Vi 的有效值，两者之比就是该点的频率响应；对Vo 和Vi 进行过零比较、整形，再进行相位差的测量。Vi 的上升沿启动计数，Vo 的上升沿停止计数，得到的时间值比上信号的周期，就是该点的相位响应。 方案说明： 该方案可利用ARM 工具，减少了硬件电路，并且频率可调的信号易于得到，可实现性明显比方案一高。 所以，综合比较，最终选择方案一。 2.系统理论分析与计算 2.1 系统原理 2.1.1 系统原理框图 本系统框图如图3所示。用FPGA 控制DDS 产生两路扫频信号cos c t 和 sin c t ，与被测网络经过乘法器后幅度改变为()A ,相位改变为()t 。经 过低通滤波器和ADC 转换器，经ARM 处理。 2.1.2幅频特性产生原理 DDS 产生的两路正交信号，其中I 路 cos c A t 与被测网络经过乘法器得 再分别和两路正交信号相乘得： I ：0()cos()cos()c c A A t t + Q ：0()sin()cos()c c A A t t + 根据积化和差公式计算得： I ：01 ()cos2()cos()2c t t A A t + Q ：01 ()sin2()sin()2 c t t A A t +- 经过低通滤波后得： I: 01 ()cos()2t A A Q ：01 ()sin()2 t A A - 经过ADC 转换进入ARM 进行计算： 0()2 A A = = 从而得到了幅频特性()A 。 ()()()cos c A t + 2.1.3相频特性产生原理 001 ()sin()2tan()1()cos()2 t t t A A Q I A A -=- 根据Q ，I 的正负号判断所在象限，取反三角函数得到()t ，从而得到相频特性。 2.2 DDS 原理 2.2.1 基本概念 DDS(Direct Digital Frequency Synthesizer)直接数字频率合成器,也可叫DDFS 。 DDS 是从相位的概念直接合成所需波形的一种频率合成技术。 不仅可以产生不同频率的正弦波,而且可以控制波形的初始相位。 2.2.2 DDS 原理框图 （如图4） 图4 主要构成： 内部：相位累加器，正弦查找表 外围：DAC ，LPF(低通滤波器) 2.2.3 工作过程 1, 将存于ROM 中的数字波形，经DAC ，形成模拟量波形。 2, 改变寻址的步长来改变输出信号的频率。 步长即为对数字波形查表的相位增量。由累加器对相位增量进行累加,累加器的值作为查表地址。 3, DAC 输出的阶梯形波形,经低通滤波，成为模拟波形。 2.2.4 频率控制 DDS 方程：2 c out N Mf f Hz = out f 输出频率，c f 采样时钟，N 相位累加器位宽，M 频率控制字。 2.2.5 波形存储 正弦信号相位与幅度的对应关系（如图5） 图5 可以将正弦波波形看作一个矢量沿相位圆转动，相位圆对应正弦波一个周期的波形。波形中的每个采样点对应相位圆上的一个相位点。相位累加器的值作为ROM 的地址，读取ROM的相位幅度，实现相位到幅度的转换。 2.2.6 实现过程 2.3 滤波器的设计 2.3.1 滤波器方案选择 1）方案一：LC低通滤波器 LC 滤波器是传统的谐波补偿装置，一般是由滤波电容器、电抗器和电阻器适当组合而成，与谐波源并联，除起滤波作用外，还兼顾无功补偿的需要； 它是利用电感、电容和电阻的组合设计构成的滤波电路，可滤除某一次或多次谐波，最普通易于采用的无源滤波器结构是将电感与电容串联，可对主要次谐波（3、5、7）构成低阻抗旁路； LC 滤波基本形式 2）方案二：窗函数 FIR 滤波器的设计方法有窗函数法、频率取样法和最优化设计法。其中窗函数法是设计FIR 滤波器最简单有效的方法，也是最常用的方法。在本次设计中，低通滤波器的系数是借助于窗函数法完成的。窗函数设计的思想是采用不同有限时宽的窗函数去乘以无限长序列()n h d ，从而得到有限长序列h(n)。利用加窗函数进行截断和平滑，实现一个物理可实现且具有线性相位的FIR 滤波器的设计目的。 FIR 滤波器的窗函数法设计过程为： ）（）（）（）（）（ ?j DTFT n d IDTFT j d e H n h n h e H 式中：） （j d e H 为逼近的理想滤波器频率响应；）（k h d 为理想滤波器的单位脉冲响应，是无限长序列。 为获取实际应用的FIR 滤波，需将()n h d 截断，用有限长的h(n)近似表示，用窗函数可以得到h(n)= ()n h d *()n ，最后得到实际FIR 滤波的频率响应H(e j )。 设计常用的窗函数有矩形窗、汉宁窗、海明窗、凯撒窗等。矩形窗是一种比较容易实现的窗，本设计选择矩形窗实现。 所以，综合比较，最终选择方案一。 2.3.2 滤波器设计电路图 2.3.3 滤波器设计公式 带宽B=45MHz. 2111lc u u j l j l j c ? ? ?=*+ ?+ ?2 3111lc u u j l j l j c ? ? ?=*+ ?+ ? 综上所述，可以得到一般公式：1 111n n lc u u j l j l j c -? ? ?=*+ ?+ ? 2.4 乘法器设计 2.4.1 乘法器特征 基本功能是w=xy+z ，它满足最少外部器件要求，0.1%建立时间为20 ns ，直 流耦合输出电压简化使用，差分输入阻抗高，由xyz 输入。低频放大噪声： U1 U2 U3 U4