2022年2022年计算机组成原理重点部分 .pdf

计算机组成原理练习题一、选择题01. 冯. 诺伊曼机工作方式的基本特点是B。 A. 多指令流单数据流 B.按地址访问并顺序执行指令 C. 堆栈操作 D.存储器按内容选择地址。02. 磁盘驱动器读写数据的基本存取单位为 D。 A. 比特 B.字节 C.磁道 D.扇区03. 对真值 0 表示形式唯一的机器数是B 。 A. 原码 B.补码和移码 C.补码 D.反码04. 在整数定点机中，下述第B说法正确。 A. 原码和反码不能表示-1 ，补码可以表示-1 。 B. 三种机器数均可表示-1 C. 三种机器数均可表示-1 ，且三种机器数的表示范围相同。 D. 以上说法均不对。05. 在小数定点机中，下述第A说法正确。 A. 只有补码能表示-1 B.只有原码能表示-1 C. 三种机器数均不能表示-1 D.以上说法均不对 06. 汉明码具有以下第 C 种能力。 A.使代码在形成过程中不易出错； B. 在代码出错时，只能发现错误； C.在代码出错时，不但能发现错误，还能纠正错误。 07 C A.原码 B.补码 C.反码 D.移码 08若X补=1.x1x2x6 ，其中 Xi取 0 或 1，若要 X-21，应该满足C条件。 A.x1为 0，其他各位任意 A.x1为 1，其他各位任意 C.x1必为 1，x2x6中至少有一位为1 09.补码加减法是指 C 。 A.操作数用补码表示，两尾数相加减，符号位单独处理，减法用加法代替。 B.操作数用补码表示，符号位和尾数一起参加运算，结果的符号与加减相同。 C.操作数用补码表示， 连同符号位直接相加减，减某数用加负某数的补码代替，结果的符号在运算中形成。 D.操作数用补码表示，由数符决定两尾数的操作，符号位单独处理。 10两补码相加，采用一位符号位，则当 D 时，表示结果溢出 A.最高位有进位 B.最高位进位和次高位进位异或结果为0 C.最高位为1 D.最高位进位和次高位进位异或结果为1 11存贮时间是指C 。 A.存贮器的读出时间 B.存贮器的写入时间 C.存贮器进行连续读和写操作所允许的最短时间间隔 D.存贮器进行连续写操作所允许的最短时间间隔名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 10 页 - - - - - - - - - 12活动头磁盘存贮器的平均存取时间是指 B。 A.最大找道时间加上最小找道时间 B.平均找道时间加上平均等待时间 C.平均找道时间 D.平均等待时间 13活动头磁盘存贮器的找道时间是指C 。 A.最大找道时间 B.最小找道时间 C.最大找道时间与最小找道时间的平均值 D.最大找道时间与最小找道时间之和 14常用的虚拟存贮系统由A 两级存贮器组成。A.主存辅存 B.快存主存 C.快存辅存 C.通用寄存器主存 15. PROM是指C。 A) 随机读写存贮器 B) 只读存贮器 C) 可编程的只读存贮器 D) 可擦除可编程的只读存贮器 16运算器由许多部件组成，其核心部件是 B。 A.数据总线 B.算术逻辑运算单元 C.累加寄存器 D.多路开头17定点运算器用来进行 B。 A.十进制数加法运算 B.定点数运算 C.浮点数运算 D.既能进行浮点运算，也能进行定点运算18串行运算器结构简单，其运算规律是C 。 A.由低位到高位先行进行进位运算 B.由高位到低位先行进行借位运算 C.由低位到高位逐位运算 D.由高位到低位逐位运算 19指令系统中采用不同寻址方式的目的主要是 B 。 A.实现存贮程序和程序控制 B.缩短指令长度，扩大寻址空间，提高编程灵活性 C.可以直接访问外存 D.提供扩展操作码的可能并降低指令译码难度 20单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常需采用C。 A.堆栈寻址方式 B.立即寻址方式 C.隐含寻址方式 D.间接寻址方式 21二地址指令中，操作数的物理位置可安排在 B、C、D。 A.栈顶和次栈顶 B.两个主存单元 C.一个主存单元和一个寄存器 D.两个寄存器 22.变址寻址方式中，操作数的有效地址等于C。 A.基值寄存器内容加上形式地址( 位移量 ) B.堆栈指示器内容加上形式地址 C.变址寄存器内容加上形式地址 D.程序计数器内容加上形式地址 23IBM PC 机中采用了段寻址方式。在寻址一个主存具体单元时，由一个基地再加上 16位的某些寄存器提供的16 位偏移量来形成20 位物理地址。这个基地址由 A 来提供。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页，共 10 页 - - - - - - - - - A.CPU中的四个16 位段寄存器之一自动左移4 位 B.CPU中的累加器 (16 位) 自动左移4 位 C.CPU中的变址寄存器(16 位)自动左移4 位 D.指令中的直接地址(16 位) 自动左移4 位 24指令的寻址方式有顺序和跳跃两种方式，采用跳跃寻址方式，可以实现 D。 A.堆栈寻址 B.程序的条件转移 C.程序的无条件转移 D.程序的条件转移或无条件转移 25扩展操作码是 D 。 A.操作码字段外辅助操作字段的代码 B.操作码字段中用来进行指令分类的代码 C.指令格式中不同字段设置的操作码 D.一种指令优化技术，即让操作码的长度随地址数的减少而增加，不同地址数指令可以具有不同的操作码长度 26 下列说法中 B是正确的。 A.指令周期等于机器周期 B.指令周期大于机器周期 C.指令周期是机器周期的两倍 27 微程序控制器中，机器指令与微指令的关系是B 。 A.每一条机器指令由一条微指令来执行 B.每一条机器指令由一段用微指令编成的微程序来解释执行 C.一段机器指令组成的程序可由一个微程序来执行 28 在微指令的控制方式中，若微操作命令个数已确定，则C。 A.直接控制方式和编码控制方式不影响微指令的长度 B.直接控制方式的微指令字长比编码控制方式的微指令字长短 C.编码控制方式的微指令字长比直接控制方式的微指令字长短 29 允许中断触发器用于C 。 A.向 CPU发中断请求 B.指示正有中断在进行 C.开放或关闭中断系统 30 CPU响应中断的时间是A 。 A.一条指令结束 B.外设提出中断 C.取指周期结束 31 程序计数器的位数取决于A 。 A.存储器的容量 B.机器字长 C.指令字长 32提出中断请求的条件是 B。 A.外设提出中断 B.外设工作完成和系统允许时 C.外设工作完成和中断标记触发器为“1”时 33指令寄存器的位数取决于 B 。 A.存储器的容量 B.指令字长 C.机器字长 34中断发生时，程序计数器内容的保护和更新，是由 A 完成的。 A.硬件自动 B.进栈指令和转移指令 35中断向量地址是C 。 A.子程序入口地址 B.中断服务程序入口地址 C.中断服务程序入口地址的地址 36在中断响应周期，置“0”允许中断触发器是由 A 完成的。 A.硬件自动 B.程序员在编制中断服务程序时设置名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页，共 10 页 - - - - - - - - - C.关中断指令 37采用 DMA方式传送数据时，每传送一个数据要占用A 的时间。 A.一个指令周期 B.一个机器周期 C.一个存储周期 38DMA 方式中，周期“窃取”是窃取一个 A 。 A.存取周期 B.指令周期 C.CPU周期 D.总线周期 39当采用 A 输入操作情况下，除非计算机等待，否则无法传送数据给计算机。 A.程序查询方式 B.中断方式 C.DMA方式 40I/O 编址方式通常可分统一编址和不统一编址，B 。 A.统一编址是指I/O 地址看作是存储器地址的一部分，可用专门的I/O 指令对设备进行访问。 B.不统一编址是指I/O 地址和存储器地址是分开的，所以I/O 访问必须有专门的 I/O 指令。 C.统一编址是指I/O 地址和存储器地址是分开的，所以可用访存指令实现CPU 对设备的访问。 41下列叙述中C 是正确的。 A.程序中断方式和DMA 方式中实现数据传送都需中断请求 B.程序中断方式中有中断请求,DMA方式中没有中断请求 C.程序中断方式和DMA 方式中都有中断请求, 但目的不同二、填空题01存储器可分为主存和辅存，程序必须存于主存内 ，CPU才能执行其中的指令。 02已知十进制数x=-5.5 ，分别写出其8 位字长定点小数（含1 位符号位）和浮点数（其中阶符1 位，阶码 2位，数符 1 位，尾数 4 位）的各种机器数，要求定点数比例因子选取2-4，浮点数为规格化数，则定点表示法对应的x原为 1.0101100 ，x补为 1.1010100，x反为 1.1010011，浮点表示法对应的x原为 0,11;1.1011，x补为 0,11;1.0101，x反为 0,11;1.0100 。 03 设浮点数字长为16 位（其中阶符1 位，阶码5 位，数符 1 位，尾数9 位） ，对应十进制数-95 的浮点规格化补码形式为，若阶码采用移码，尾数采用补码，则机器数形式为1,00111;1. 。 04按配偶原则，二进制代码1100 的汉明码为 0111100。 05按配奇原则，二进制代码1100 的汉明码为 1010100。 06将一个24 位的二进制代码配置成汉明码需增添 5 位检测位，检测位的位置需设在第 1，2， 4，8，16 位上。 07两个 n+1 位（含 1 位符号位）的原码在机器中作一位乘运算，共需要作 n 次加 操作和 n次 右移 操作，才能得到最后的乘积，乘积的符号位需通过两数的符号位异或运算得到。 08在浮点加减运算中，对阶时需小 阶向 大 阶看齐，即小阶的尾数向右 移位，每移一位，阶码加 1 ，直到两数的阶码相等为止。 09 算术 / 逻辑运算单元74181ALU可对 4 位信息完成16 种 算术运算和16 种逻辑运算。 10 进位的逻辑表达式中有本地进位即 (AiBi)和 传递进位即 (Ai+Bi)Ci-1两部分，影响运算速度的是传递进位。 11进位链是指传送进位的逻辑电路。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 4 页，共 10 页 - - - - - - - - - 12. CPU 的功能包括指令控制 、操作控制 、时间控制 、处理中断 、数据加工。13. 动态半导体存储器的刷新一般有集中式、 分散式和 异步式三种方式， 之所以刷新的因为有电荷泄露，需定期补充。 14 存贮器堆栈中，需要一个堆栈指示器，它是 CPU中的一个专用寄存器，它指定的 主存单元就是堆栈的栈顶 。 15根据 CPU访存的性质不同，可将CPU的工作周期分为取指周期、 间址周期、执行周期和 中断周期。 16在微程序控制器中，一条机器指令对应一个微程序，若某机有35 条机器指令，则对应36 个微程序。 17计算机中存放当前指令地址的寄存器叫程序计数器。在顺序执行程序时，若存储器按字节编址，而指令长度为32 位，则每执行一条指令后，该寄存器自动加4 ，当执行转移 指令或中断操作时，该寄存器接收新的地址。 18允许中断触发器用于标志CPU是否允许中断，其状态受开中断指令或关中断指令 控制，当允许中断触发器为“1”状态时，表示系统开放，允许中断。 19在串行微程序控制器中，执行现行微指令的操作与取下一条微指令的操作在时间上是 串行进行的，所以微指令周期等于取微指令时间加上执行微指令时间。在并行微程序控制器中， 执行现行微指令的操作与取下一条指令的操作是重叠 进行的，所以微指令周期等于执行微指令时间。 20根据总线控制部件所处位置不同，总线的控制方式可分为如下两种：总线控制逻辑基本集中在一起的，称为集中式总线控制；总线控制逻辑分散在总线上各部件的，称为分散式总线控制。按总线上两种部件通讯时采用的同步方式不同，总线的控制方法又可分为同步控制与异步控制，前者是同步通讯，后者是异步通讯。 21如果 CPU处于开中断状态，一旦接受了中断请求，CPU就会自动关中断，防止再次接受中断。同时为了返回主程序断点，CPU需将 程序计数器的内容存至堆栈或特定存储单元中。中断处理结束后，为了正确返回主程序运行，并且允许接受新的中断，必须恢复寄存器内容和开中断。 22CPU响应中断时要保护现场，包括对程序计数器（PC ）内容和 寄存器内容的保护，前者通过硬件自动（或中断隐指令）实现，后者可通过软件编程实现。 23一次程序中断大致可分为中断请求、 中断判优、 中断响应、 中断服务和 中断返回等过程。 24在以 DMA 方式传送数据过程中，也向CPU提出中断请求，其目的是报告传送操作结束。由于这种方式没有破坏程序计数器（PC ）和 寄存器的内容，因此一旦数据传送完毕，CPU不必恢复现场，可以立即返回主程序。 25显示设备的种类繁多，目前微机系统配有的显示器件常见的是CRT 。按所显示的信息分类有字符、 图形 和 图像三大类。 26要将一个数字显示在CRT上或用点阵打印机打印出来，通常必须先将其转换成 ASCII 码 ，然后分别转换成光点代码或 字符点阵代码。 27微型计算机可以配置不同的显示系统，如CGA 、EGA和 VGA ，它们反映了显示设备的显示分辨率和 颜色种类，其中VGA 显示性能最好。 28在 DMA 方式中， CPU 和 DMA 控制器通常采用三种方法来分时使用内存，它们是停止 CPU访问内存、 周期挪用和 DMA 和 CPU 交替访问内存。 29.总线通信的四种方式同步通信、异步通信、半同步通信、分离式通信。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 5 页，共 10 页 - - - - - - - - - 三、问答题01.冯?诺依曼计算机的特点是什么一、由控制器，运算器，存储器，输入设备，输出设备组成二、采用二进制三、指令组成的程序可以修改四、指令由操作码和地址码组成五、指令在存储器中按执行顺序存放六、机器以运算器为中心 02 在定点机中采用单符号位，如何判断补码加减运算是否溢出？有几种方案？答：定点机中采用单符号位判断补码加减运算是否溢出有两种方案。(1) 参加运算的两个操作数( 减法时减数需连同符号位在内每位取反，末位加1) 符号相同，结果的符号又与操作数的符号不同，则为溢出。 (2)求和时最高位进位与次高位进位异或结果为1 时，则为溢出。 03 你知道有几种方法判断补码定点加减运算的溢出？要查看结果程序状态字，书上肯定有的，两正数相加，符号状态字为负，就为溢出，两负数相加，为正也为溢出，一正一负没有溢出。 04 什么是刷新？刷新有几种方式？简要说明之。动态 RAM 靠电容存储电荷原理存储信息，电容上的电荷要放电，信息即丢失。 为维持所存信息，需在一定时间( 2 ms)内，将所存信息读出再重新写人( 恢复 ) ，这一过程称为刷新，刷新是一行一行进行的，由UPU自动完成。刷新通常可分集中刷新和分散刷新两种。集中刷新即在2 ms时间内，集中一段时间对存储芯片的每行刷新一遍，在这段时间里不能对存储器进行访问，即所谓死时间。 分散刷新是将存储系统周期分为两半，前半段时间用来进行读/ 写操作，后半段时间用来进行刷新操作，显然整个系统的速度降低了，但分散刷新没有存储器的死时间。还可将这两种刷新结合起来， 即异步刷新， 这种刷新可在2ms时间内对存储芯片的每一行刷新一遍，两行之间的刷新间隔时间为2ms/芯片的行数。 05 为什么多体交叉存储器可以提高存储器的速度？ 06 试比较Cache管理中各种地址映象的方法？ 07 在 Cache管理中，当新的主存页需要调入Cache 时，各有何特点？哪种算法的命中率较高？答：常用的算法有两种? （1）先入先出算法：将最先调入的主存页替换出来。? （2）近期最少使用算法：将近期最少使用的主存页替换出来。? 第 2 种算法的命中率较高。08.为什么要设置总线判优控制？常见的集中式总线控制有几种？各有何特点？哪种方式响应时间最快？哪种方式对电路故障最敏感？答：总线判优控制解决多个部件同时申请总线时的使用权分配问题；常见的集中式总线控制有三种：链式查询、计数器定时查询、独立请求；特点： 链式查询方式连线简单，易于扩充，对电路故障最敏感；计数器定时查询方式优先级设置较灵活，对故障不敏感，连线及控制过程较复杂；独立请求方式速度最快，但硬件器件用量大，连线多，成本较高。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 6 页，共 10 页 - - - - - - - - - 09什么是指令字长？什么是存储字长？什么是机器字长？机器字长：是指计算机能直接处理的二进制数据的位数，它决定了计算机的运算精度。指令字长 :一个指令字中包含二进制代码的位数。一个存储单元存储一串二进制代码（存储字），这串二进制代码的位数称为存储字长，存储字长可以是 8位、 16位、 32位等。 10 比较基址寻址和变址寻址的区别。基址寻址：其中的形式地址是可变的，基址寄存器的内容是一定的变址寻址：形式地址不变，变址寄存器的内容可变因此它可用于处理数组问题 11 CPU在中断处理过程中，有几种方法可找到中断报务程序的入口地址？通过中断向量的方式找到在中断服务程序中对中断申请的查询 12 中断处理过程中为什么要进行中断判优？有几种实现方法？若想改变原定的优先级顺序，可采用什么措施？ 13 I/O 的编址方式有几种？各有何特点？ I/O设备的编址方式有两种：统一编址和不统一编址（单独编址）。所谓统一编址: 即在主存地址空间划出一定的范围作为I/O 地址，这样通过访存指令即可实现对I/O 的访问，但是主存容量相应减少。所谓不统一编址: 即 I/O 和主存的地址是分开的，I/O 地址不占主存空间，故这种编址不影响主存容量，但访问I/O 时必须有专用的I/O 指令。 14 DMA 方式中有没有中断请求？为什么？ 15 DMA 方式中的中断请求和程序中断方式中的中断请求有何区别？ 16 在 DMA 方式中， CPU和 DMA 控制器分时使用主存有几种方法？简要说明之。 17.指令和数据都存于存储器中，计算机如何区分它们？四、计算题01已知定点数 X=0.Y=0.10101101 ，试用它们的补码进行计算求X+Y 并指出结果是否溢出。02已知： x=-0.1101 ，y=0.1011 ，用原码一位乘法求x y原03已知： x补=1.0101 ，y补=1.0011 ，用补码一位乘法求x y补04. 设 x=+ 11/16, y=+ 3/16,试用变形补码计算x+y 05.已知浮点数x=0.1111x201,y=(-0.1011)x210 求 x+y 06设某机主频为8MHz ，每个机器周期平均含2 个时钟周期，每条指令平均有2.5 个机器周期，试问该机的平均指令执行速度为多少MIPS ？若机器主频不变，但每个机器周期平均含4 个时钟周期， 每条指令平均有5 个机器周期， 则该机的平均指令执行速度又是多少MIPS？由此可以得出什么结论？解答：根据机器的主频为8MHz ，得：时钟周期为1/8MHz=0.125 s，机器周期 =0.125 s2=0.25 s，平均指令执行周期=机器周期 ( 每条指令平均含的机器周期数) =0.25 s2.5=0.625 s。则：（1）平均指令执行速度=平均指令执行周期1=562.01(MIPS)=1.6MIPS （2）若机器主频不变，但每个机器周期含4 个时钟周期，且每条指令平均含5 个机器周期，则平均指令周期为0.125 s45=2.5 s，故：平均指令执行速度=平均指令执行周期1=5 .21(MIPS)=0.4MIPS 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 7 页，共 10 页 - - - - - - - - - （3）可见机器的速度并不完全取决于主频。只有在机器周期所含时钟周期数相同的前提下，两机的平均指令执行速度才与它们的主频成正比。 07某 CPU的主频为 8MHz ，若已知每个机器周期平均含4 个时钟周期，该机的平均指令执行速度为0.8MIPS，试求该机的平均指令周期及每个指令周期含几个机器周期？若改用时钟周期为0.4 s 的 CPU芯片，则该机的平均指令执行速度为多少MIPS，若要得到每秒40 万次的指令执行速度，则应采用主频为多少Hz的 CPU芯片？解答：根据机器的主频为8MHz ，得：时钟周期为1/8MHz=0.125 s，机器周期 =0.125 s4=0.5 s，（1）由平均指令执行速度为0.8MIPS ，得：平均指令执行周期=平均指令执行速度1=8MIPS.01=1.25 s （2）每个指令执行周期平均含1.25 s /0.5s=2.5 个机器周期（3）若改用主频周期为0.4 s 的 CPU芯片，即其主频为1/0.4=2.5MHz ，则根据平均指令执行速度与机器主频成正比（注：前提是机器周期所含时钟周期数相同），得平均指令执行速度为：(0.8MIPS 2.5MHz)/ 8MHz=0.25MIPS 。（4）若要得到平均每秒40 万次的指令执行速度，即要求其指令平均执行速度为 0.4MIPS，在机器周期也含4 个时钟周期的前提下（题中隐含条件），则所采用 CPU的主频应为 (0.4MIPS 8MHz)/ 0.8MIPS=4MHz 。 08 某计算机的主频为4MHz ，各类指令的平均执行时间和使用频度如下表所示，试计算该机的速度（单位用MIPS表示） ，若上述CPU芯片升级为6MHz ，则该机的速度又为多少 MIPS ？指令类别存取加、减、比较、转移乘除其他平均指令执行时间0.6 s 0.8us 10 s 1.4 s 使用频度35% 50% 5% 10% 解答：根据平均指令执行时间及使用频度，得：（1）该机的速度为： 1/(0.635%+0.8 50%+10 5%+1.410%)=1/1.25=0.8MIPS （2）若芯片主频改为6MHz ，在机器周期所含时钟周期数相同的前提下（题中隐含条件）则该机的速度为：(0.8MIPS 6MHz)/ 4MHz=1.2MIPS 五、设计题01设 CPU共有 16 根地址线， 8 根数据线，并用MREQ作访存控制信号（低电平有效） ，用WR作读写控制信号（高电平为读，低电平为写），现有下列存储芯片： ROM（2K 8位、 4K4 位、 8K8 位） RAM（1K 4位、 2K8 位、 4K8 位）及 74LS138译码器和其他门电路（门电路自定）如下图所示: 名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 8 页，共 10 页 - - - - - - - - - 试从上述规格的存储芯片中选用合适芯片，画出CPU和存储芯片的连接图。要求： （1）最小 4K地址为系统程序区，409616383 地址范围为用户程序区；（2）说明选用的存储芯片类型及数量。（3）详细画出片选逻辑。解答：第一步：先将16 进制地址范围写成2 进制地址码，并确定其总容量：第二步：根据芯片（其地址要求在一定范围内）在计算机系统中的作用，选择存储芯片。因地址范围04095 为系统程序区，应选用ROM ，其容量应为：4K8 位，根据现有芯片的规格， 选用 2 片 4K4位的 ROM 经位扩展构成4K8 位的ROM 。因地址范围409616383 为用户程序区，应选用RAM ，其容量应为：12K8 位，根据现有芯片的规格，选用3 片 4K8 位的 RAM 经字扩展构成 12K8 位的 RAM 。第三步：分配CPU的地址线将 CPU的低 12 位地址 A11A0与 3 片 4K8 位的 RAM 及 2 片 4K4 位的 ROM的地址线相连，剩下的高位地址线与访存控制信号MREQ共同产生存储芯片的片选信号。第四步：片选信号的形成根据 74LS138译码器的输入逻辑关系可知，必须保证控制端G1为高电平、G2A及G2B为低电平。根据对存储芯片的地址范围的要求，A15应为低电平，故可将74LS138译码器的控制端G1接+5V ，将MREQ接G2A，A15接G2B以保证译码器正常工作。CPU 的地址线A14、A13及 A12接 74LS138 译码器的 C、B、A输入端，其输出Y0接至 2 片 4K4 位的 ROM 的片选信号端CS，当其有效时，同时选中这两片4K4 位的 ROM ，Y1、Y2、Y3分别接至3 片 4K8 位 RAM G1，G2A，G2B为控制端C，B，A 为变量输入端Y0Y7为变量输出端系统程序区4K8 位A15A14A13A12A11A10A9 A8A7 A6 A5 A4 A3 A2 A1 A00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 00 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1用户程序区12K8 位0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 00 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1CS ROM AmA0DnD0CS WE RAM AmA0DnD0名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 9 页，共 10 页 - - - - - - - - - 的片选信号端CS，当其有效时，分别选中这3片 4K8 位的 RAM 。 ROM芯片的接地端为PD/progr,读出时低电平有效，RAM 芯片的读 / 写控制端WE与 CPU的读 / 写命令端WR相连。因 4K4 位的 ROM 的 4 根数据线是单向的，与 CPU的数据总线单向相连，但应注意其中1片 4K4 位的 ROM 的数据线只能与CPU数据线的高4位即D7D4相连，而另1 片 4K4 位的 ROM的数据线只能与CPU数据线的低4位 D3D0即相连。另外3 片 4K8 位 RAM 的 8 根数据线均与CPU的 8根数据线双向相连。注：CPU和存储芯片的连接图略，具体连接可参考教材第94 页至 97 页的连接图及上述分析自行画出。02 CPU假设同上题，现有8 片 8K8 位的 RAM 芯片与 CPU相连，试解答下述问题：（1）用 74LS138译码器画出CPU与存储芯片的连接图；（2）写出每片RAM的地址范围；（3）如果运行时发现不论往哪片RAM 写入数据后，以A000H为起始地址的存储芯片都有与相同的数据，分析故障原因。（4）若出现地址线A13与 CPU断线，并搭接到高电平上，将出现什么后果？解答：（1）据题意分析，应将74LS138译码器的控制端G1接+5V，将MREQ接G2A及G2B以保证译码器正常工作。 CPU的地址线A15、A14及 A13接 74LS138 译码器的C 、B、A输入端，其输出Y0Y7分别接至 8 片 8K8 位的 RAM 芯片的片选信号端CS，当其有效时，分别选中这8 片 8K 8 位的 RAM 。 CPU与存储芯片的具体连接图略；（2）8 片 8K8 位的 RAM芯片的地址范围分别是：0000H 1FFFFH ；2000H 3FFFFH ；4000H5FFFFH ；6000H7FFFFH ；8000H9FFFFH ；A000HBFFFFH ；C000H DFFFFH ；E000HFFFFFH ；（3）说明74LS138 译码器有误，Y5输出始终为低电平。因该输出接至第5 片 RAM 的片选信号端CS，该片RAM的地址范围为A000H BFFFFH ，故不论往哪片RAM存放 8K数据，该片存储芯片始终被选中，所以都有与之相同的数据。（4）若出现 A13搭接到高电平的故障，则使Y0、Y2、Y4、Y6均无输出，故第0，2，4，6 片 RAM 始终不被选中名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 10 页，共 10 页 - - - - - - - - -