2022年完整word版,计算机组成原理考点总结终结版汇总.docx

精选学习资料 - - - - - - - - - 内部资料,转载请注明出处,感谢合作；一、运算机系统概述（一）运算机进展历程（明白）学问点一：第一台运算机 ENIAC 学问点二： 冯.诺依曼（ VanNeumann）首次提出 储备程序 的概念, 将数据和程序一起放在储备器中 ,使得编程更加便利；50 多年来,虽然对冯 .诺依曼机进行了很多改革,但结构变化不大,仍旧称为 冯.诺依曼机 ；学问点三：一般把运算机的进展分为四个阶段：第一代（ 1946-50s后期）：电子管运算机时代；其次代（ 50s中期 -60s后期）：晶体管运算机时代；第三代（ 60s中期 -70s前期）：集成电路运算机时代；第四代（ 70s初-）：大规模集成电路运算机时代；学问点四： 冯·诺依曼运算机的特点冯·诺依曼体系运算机的核心思想是“储备程序” 的概念；它的特点如下：1 运算机由运算器、储备器、掌握器和输入设备、输出设备五大部件组成；2 指令和数据都用二进制代码表示；3 指令和数据都以同等位置存放于储备器内,并可按地址寻访；4 指令是由操作码和地址码组成,操作码用来表示操作的性质,地址码用来表示操作数所在储备器中的位置；5 指令在储备器内是次序存放的；6 机器以运算器为核心,输入输出设备与储备器的数据传送通过运算器；（二）运算机系统层次结构（明白）运算机系统的层次结构,通常可有五个以上的层次,在每一个层次上都能进行程序设计；由下自上可排序为：第一级微程序机器级,微指令由机器直接执行,其次级传统机器级,用微程序说明机器指令,第三级操作系统级, 一般用机器语言程序说明作业掌握语句,第四级汇编语言机器级,这一级由汇编程序支持和执行,第五级高级语言机器级,采纳高级语言, 由各种高级语言编译程序支持和执行；仍可以有第六级应用语言机器级,采纳各种面对问题的应用语言；名师归纳总结 1.运算机硬件的基本组成第 1 页,共 17 页- - - - - - -精选学习资料 - - - - - - - - - 图中实线为掌握线,虚线为反馈线,双线为数据线；图中各部件的功能是：1 运算器用来完成算术运算和规律运算,并将运算的中间结果暂存在运算器内；2 储备器用来存放数据和程序；3 掌握器用来掌握、指挥程序和数据的输入、运行及处理运算结果；4 输入设备用来将人们熟识的信息形式转换为机器能识别的信息形式,常见的有键盘、鼠标等；5 输出设备可将机器运算结果转换为人们熟识的信息形式如打印机输出、显示器输出等；运算机的五大部件在 掌握器 的统一指挥下,有条不紊地自动工作；由于 运算器和掌握器 在规律关系和电路结构上联系非常紧密,特别在大规模集成电路制作工艺显现后,这两大部件往往制作在同一芯片上,因此, 通常将他们合起来统称为中央处理器,简称 CPU ；把输入设备与输出设备简称为 I/O 设备；因此, 现代运算机可认为由三大部分组成：CPU 、 I/O 设备及主储备器 MM ；CPU与 MM 合起来称为主机,I/O 设备叫作外设；储备器分为主储备器 MM 和帮助储备器；主存可直接与 CPU 交换信息,辅存又叫外存；2. 运算机软件的分类运算机的软件通常又分为两大类：系统软件和应用软件；系统软件又称为系统程序,主要用来治理整个运算机系统,监视服务, 使系统资源得到合理调度,确保高效运行；它包括：标准程序库、语言处理程序、操作系统、服务性程序、数据库治理系统、网络软件等等；应用软件又称为应用程序,它是用户依据任务所编制的各种程序；名师归纳总结 3.运算机的工作过程第 2 页,共 17 页- - - - - - -精选学习资料 - - - - - - - - - 1运算器运算器包括三个寄存器和一个算逻单元ALU ；其中 ACC 为累加器, MQ 为乘商寄存器,X 为操作数寄存器；这三个寄存器在完成不同运算时,所存放在操作数类别也各不相同；2储备器主储备器包括储备体、各种规律部件及掌握电路等；主存的工作方式就是按储备单元的地址号来实现对储备字各位的存（写入）也即按地址拜访储备器（简称访存）；、取（读出） ；这种存取方式叫做按地址存取,为了能实现按地址拜访的方式,主存中仍必需配置两个寄存器 MAR 和 MDR ；MAR是储备器地址寄存器 ,用来存放欲拜访的储备单元的地址,其位数对应储备单元的个数；MDR 是储备器数据寄存器 ,用来存放从储备体某单元取出的代码或者预备往某储备单元存入的代码,其位数与储备字长相等；要想完整地完成一个取或存操作；3掌握器掌握器是运算机组成的神经中枢,由它指挥全机各部件自动、和谐地工作； 详细而言,它第一要命令储备器读出一条指令,这叫取指过程； 接着对这条指令进行分析,指出该指令要完成什么样的操作,并按寻址特点指明操作数的地址,这叫分析指令过程；最终依据操作数所在的地址,取出操作数并完成某种操作,这叫作执行过程； 以上就是通常所说的完成一条指令操作的取指、分析和执行三阶段；掌握器由程序计数器 PC,指令寄存器IR 以及掌握单元 CU 几部分组成； PC 用来存放当前欲执行指令的地址,它与主存的 MAR之间有一条直接通路,且具有自动加 1 的功能,即可自动形成下一条指令的地址；IR 用来存放当前的指令,IR 的内容来自主存的 MDR ；IR 中的操作码送到 CU,用来分析指令；其地址码作为操作数的地址送至储备器的MAR ； CU 用来分析当前指令所需完成的操作,并发出各种微操作命令序列,用以掌握全部被控对象；名师归纳总结 - - - - - - -第 3 页,共 17 页精选学习资料 - - - - - - - - - 4I/O I/O 子系统包括各种外部设备及相应的接口；每一种设备都是由 I/O 接口与主机联系的,它接受 CU 发出的各种掌握命令完成相应的操作；运算机的解题过程如下：第一把构成程序的有序指令和数据,通过键盘输入到主存单元中,并置 PC 的初值为0（即令程序的首地址为 0）；启动机器后,运算机便自动按储备器中所存放的指令次序,有序地逐条完成取指令、分析指令和执行指令,直至执行到程序的最终一条指令为止；（三）运算机性能指标1. 吞吐量、响应时间（ 1 吞吐量：单位时间内的数据输出数量；（ 2 响应时间：从大事开头到大事终止的时间,也称执行时间；2. CPU 时钟周期、主频、CPI、CPU执行时间（ 1） CPU时钟周期：机器主频的倒数,Tc Rc （ 2）主频： CPU工作主时钟的频率,机器主频（ 3）CPI：执行一条指令所需要的平均时钟周期（ 4）CPU执行时间：TCPU=In × CPI× TC In 执行程序中指令的总数 CPI 执行每条指令所需的平均时钟周期数 T C时钟周期时间的长度3. MIPS 、MFLOPS （ 1）MIPS：MIPSMillion Instructions Per Second MIPS = In/Te× 106 = In/In× CPI× Tc× 106 × 106 = Rc/CPI Te：执行该程序的总时间 In ：执行该程序的总指令数 Rc：时钟周期 Tc 的到数 MIPS 只适合评判标量机,不适合评判向量机；标量机执行一条指令,得到一个运行结 果；而向量机执行一条指令,可以得到多个运算结果；（ 2） MFLOPS： MFLOPSMillion Floating Point Operations Per Second MFLOPS=Ifn/Te× 106 Ifn ：程序中浮点数的运算次数 MFLOPS 测量单位比较适合于衡量向量机的性能；一般而言,同一程序运行在不同的计 算机上时往往会执行不同数量的指令数,但所执行的浮点数个数经常是相同的；名师归纳总结 - - - - - - -第 4 页,共 17 页精选学习资料 - - - - - - - - - 二、数据的表示和运算（一）数制与编码1. 进位计数制及其相互转换2. 真值和机器数3. BCD 码4. 字符与字符串5. 校验码（二）定点数的表示和运算1. 定点数的表示无符号数的表示；有符号数的表示；2.定点数的运算/减运算；补码定点数的加/减运算；定点数的乘定点数的位移运算；原码定点数的加/除运算；溢出概念和判别方法；（三）浮点数的表示和运算1. 浮点数的表示浮点数的表示范畴；IEEE754 标准2. 浮点数的加 /减运算（四）算术规律单元 ALU 1. 串行加法器和并行加法器2. 算术规律单元 ALU 的功能和机构三、储备器层次机构 （cache-主存 -外存的层次结构、cache 的三种不同映象方式、主存芯片的子扩展和位扩展方案设计以及续存相关地址转换的内容是重点）（一）储备器的分类1按储备介质分（1）半导体储备器；储备元件由半导体器件组成的叫半导体储备器；其优点是体积小、功耗低、存取时间短；其缺点是当电源消逝时,所存信息也立即丢失,是一种 易失性储备器 ；名师归纳总结 - - - - - - -第 5 页,共 17 页精选学习资料 - - - - - - - - - 2）磁表面储备器；按载磁体外形的不同,可分为磁盘、磁带和磁鼓；现代运算机已很少采纳磁鼓； 由于用具有矩形磁滞回线特性的材料作磁表面物质,它们按其剩磁状态的不同而区分 “ 0”或“ 1”,而且剩磁状态不会轻易丢失,故这类储备器具有非易失性的特点；3 磁芯储备器 不用了4）光盘储备器；光盘储备器是应用激光在记录介质磁光材料 上进行读写的储备器,具有非易失性的特点；光盘记录密度高、耐用性好、牢靠性高和可互换性强等；2按存取方式分类按存取方式可把储备器分为随机储备器、四类；只读储备器、 次序储备器和直接存取储备器（1）随机储备器 RAMRandom Access Memory ；RAM 是一种可读写储备器,其特点是储备器的任何一个储备单元的内容都可以随机存取,而且存取时间与储备单元的物理位置无关； 运算机系统中的主存都采纳这种随机储备器；由于储备信息原理的不同,RAM又分为静态 RAM 以触发器原理寄存信息 和动态 RAM 以电容充放电原理寄存信息 ；（2）只读储备器 ROMRead only Memory ；只读储备器是能对其储备的内容读出,而不能对其重新写入的储备器；这种储备器一旦存入了原始信息后,在程序执行过程中,只能将内部信息读出,而不能随便重新写入新的信息去转变原始信息；因此, 通常用它存放固定不变的程序、常数以及汉字字库,甚至用于操作系统的固化；它与随机储备器可共同作为主存的一部分,统一构成主存的地址域；只读储备器分为掩膜型只读储备器MROM （Masked ROM ）、可编程只读储备器PROMProgrammable ROM 、可擦除可编程只读储备器 EPROMErasable Programmable ROM 、用电可擦除可编程的只读储备器 EEPROMElectrically Erasable Programmable ROM ；以及近年来显现了的快擦型储备器 速度比 EEPROM 快得多；Flash Memory ,它具有 EEPROM 的特点,而（3）串行拜访储备器；假如对储备单元进行读写操作时,需按其物理位置的先后顺序查找地址, 就这种储备器叫做串行拜访储备器；明显这种储备器由于信息所在位置不同,使得读写时间均不相同；如磁带储备器, 不论信息处在哪个位置,读写时必需从其介质的始端开头按次序查找,故这类串行拜访的储备器又叫次序存取储备器；仍有一种属于部分串行拜访的储备器,如磁盘； 在对磁盘读写时, 第一直接指出该储备器中的某个小区域 磁道,然后再次序寻访,直至找到位置；故其前段是直接拜访,后段是串行拜访,叫直接存取储备器；名师归纳总结 - - - - - - -第 6 页,共 17 页精选学习资料 - - - - - - - - - 3按在运算机中的作用分类按在运算机系统中的作用不同,储备器又可分为主储备器、帮助储备器、 缓冲储备器；（二）储备器的层次化结构 主要是为明白决速度匹配问题储备器有 3 个重要的指标：速度、容量和每位价格,一般来说,速度越快,位价越高；容量越大,位价越低,容量大,速度就越低；上述三者的关系用下图表示：寄存器缓存主存磁盘磁带储备系统层次结构主要表达在缓存-主存 - 辅存这两个储备层次上,如下图所示：CPU 缓存主存辅存（三）半导体随机存取储备器1.SRAM 储备器的工作原理静态 RAM 由于静态 RAM 是触发器储备信息,因此即使信息读出后,它仍保持其原状态,不需要再 生；但电源掉电时,原存信息丢失,故它属易失性半导体储备器名师归纳总结 2.DRAM 储备器的工作原理第 7 页,共 17 页（四）只读储备器（五）主储备器与CPU 的连接（六）双口 RAM 和多模块储备器（七）高速缓冲储备器（Cache）1.程序拜访的局部2.Cache 的基本工作原理- - - - - - -精选学习资料 - - - - - - - - - 3. Cache 和主存之间的映射方式4. Cache 中主存块的替换算法5. Cache 写策略（八）虚拟储备器1. 虚拟储备器的基本概念2. 页式虚拟储备器3. 段式虚拟储备器4. 段页式虚拟储备器5. TLB （快表）四、指令系统（一）指令格式1. 指令的基本格式2. 定长操作码指令格式3. 扩展操作码指令格式（二）指令的寻址方式1. 有效地址的概念2. 数据寻址和指令寻址3. 常见寻址方式（三）CISC 和 RISC 的基本概念五、中心处理器（CPU）（一）CPU 的功能和基本结构（二）指令执行过程（三）数据通路的功能和基本结构（四）掌握器的功能和工作原理1. 硬布线掌握器2. 微程序掌握器微程序、微指令和微命令；微指令的编码方式；微地址的形式方式；名师归纳总结 （五）指令流水线第 8 页,共 17 页1.指令流水线的基本概念- - - - - - -精选学习资料 - - - - - - - - - 2. 超标量和动态流水线的基本概念（一）总线（二）总线概述（三）总线的基本概念总线是连接运算机内部多个部件之间的信息传输线,是各部件共享的传输介质；多个部件和总线相连,在某一时刻, 只答应有一个部件向总线发送信号,而多个部件可以同时从总线上接收相同的信息；总线是由很多传输线或通路组成,每条线可传输一位二进制代码,如 16 条传输线组成的总线,可同时传输 16 位二进制代码；（四）总线的分类按数据传送方式：并行传输总线和串行传输总线按总线的适用范畴：运算机总线,测控总线,网络通信总线按连接部件不同： （重点）片内总线： 片内总线是指芯片内部的总线,如在CPU 芯片内部,寄存器与寄存器之间、寄存器与算术规律单元之间都有总线连接；系统总线： 系统总线是指CPU、主存、 I/O 各大部件之间的信息传输线；按传输信息的不同,可分为三类：数据总线、地址总线和掌握总线；数据总线 用来传输各功能部件之间的数据信息,它是 双向传输总线 ,其位数与机器字长、 储备字长有关 ；数据总线的条数称为数据总线宽度,它是衡量系统性能的一个重要参数；例子：总线宽 8 位,指令字长 16 位, CPU 需要两次访主存地址总线 主要用来指出数据总线上的源数据或目的数据在主存单元的地址或在 I/O 设备上的地址；它是 单向传输 的； 地址线的位数与储备单元的个数有关,如地址线为 20 根,就对应的储备单元个数为 220；掌握总线 是用来发出各种掌握信号的传输线；对单一掌握线来说,传输单向；对掌握总线,是双向的；对 CPU 而言, 掌握信号既有输入又有输出；通信总线 ：这类总线用于运算机系统之间或运算机系统与其他系统（如掌握仪表、移动通讯等）之间的通信；（五）总线的组成及性能指标总线的组成：总线组成包括信号线、总线掌握器、附属电路；信号线包括数据线、地址线和掌握线名师归纳总结 - - - - - - -第 9 页,共 17 页精选学习资料 - - - - - - - - - 总线性能指标：（1）总线宽度：它是指数据总线的根数,用 bit（位）表示,如8 位、 16 位、32 位、64 位；（2）总线带宽：总线的数据传输速率即单位时间内总线上传输数据的位数,通常用每秒传输信息的字节数来衡量,单位为 MBps（兆每秒）；例如,总线频率 33MHZ ,总线宽度 32 位（ 4B ）,就总线带宽 33*4=132MBps ；（3）时钟同步 /异步：总线上的数据与时钟同步工作的总线称同步总线,与时钟不同步工作的总线称为异步总线；（4）总线复用：通常地址总线与数据总线在物理上是分开的两种总线；地址总线传输地址码, 数据总线传输数据信息；为了提高总线的利用率,优化设计,特将地址总线和数据总线共用一条物理线路,只是某一时刻该总线传输地址信号,另一时刻传输数据信号或命令信号；这叫总线的多路复用；（5）信号线数：即地址总线、数据总线和掌握总线三种总线数的总和；（6）总线掌握方式：包括并发工作、 自动配置、 仲裁方式、 规律方式、 计数方式等；（7） 其他指标：如负载才能问题等；总线结构的三种形式：以 CPU 为中心的双总线结构：这种结构在 CPU,因此会影响 CPU 的工作效率；I/O 设备与主存交换信息时仍旧要占用单总线结构：它是将 CPU 、主存、 I/O 设备都挂在一组总线上,答应 I/O 之间、 I/O与主存之间直接交换信息；由于只有一组总线,当某一时刻各部件都要占用时,就会显现争夺现象；双总线结构的特点是将速度较低的 I/O 总线分开的结构；I/O 设备从单总线上分别出来,形成主存总线与三总线结构中,主存总线用于 CPU 与主存之间的传输；I/O 总线供 CPU 与各类 I/O之间传递信息；DMA 总线用于高速外设（磁盘、磁带等）与主存之间直接交换信息；在三总线结构中,任一时刻只能使用一种总线；（六）总线仲裁（总线掌握）总线掌握主要包括判优掌握和通信掌握；总线判优掌握可分集中式和分布式两种,前者将掌握规律集中在一处 如在 CPU 中,后者将掌握规律分散在与总线连接的各个部件或设备上；名师归纳总结 - - - - - - -第 10 页,共 17 页精选学习资料 - - - - - - - - - 集中仲裁方式常见的集中掌握有三种优先权仲裁方式：1链式查询（菊花链）图中掌握总线中有三根线用于总线掌握（BS 总线忙； BR 总线恳求、 BG 总线同意）,其中总线同意信号 BG 是串行地从一个 I/O 接口送到下一个 I/O 接口；假如 BG 到达的接口有总线恳求,BG 信号就不再往下传；意味着该接口获得了总线使用权,并建立总线忙BS 信号,表示它占用了总线；可见在查询链中,离总线掌握部件最近的设备具有最高的优先级；这种方式的特点是：只需很少几根线就能按肯定优先次序实现总线掌握,并且很简单扩充设备,但对电路故障很敏锐；2计数器定时查询计数器定时查询方式如下图所示；它与链式查询方式相比,多了一组设备地址线,少了一根总线同意线BG；总线掌握部件接到由 BR送来的总线恳求信号后,在总线未被使用 BS 0 的情形下,由计数器开头计数,向各设备发出一组地址信号；当某个有总线恳求的设备地址与计数值一样时,便获得总线使用权,此时终止计数查询；这种方式的特点是：计数可以从“0” 开头,此时设备的优先次序是固定的； 计数也可以从终止点开头,即是一种循环方法,此时设备使用总线的优先级相等；计数器的初始值仍可由程序设置,故优先次序可以转变；此外,对电路故障不如链式查询方式敏锐,但增加了主掌握线 3独立恳求方式 独立恳求方式如下图所示； 设备地址 数,掌握也较复杂；名师归纳总结 - - - - - - -第 11 页,共 17 页精选学习资料 - - - - - - - - - 由图可见,每一设备均有一对总线恳求线BRi 和总线同意线BGi；当设备要求使用总线时,便发出该设备的恳求信号；总线掌握部件中有一排队电路,可依据优先次序确定响应哪一设备的恳求； 这种方式的特点是：响应速度快, 优先次序掌握敏捷 通过程序转变 ,但控制线数量多,总线掌握更复杂；链式查询中仅用两根线确定总线使用权属于哪个设备,在计数查询中大致用1og2n根线,其中 n 是答应接纳的最大设备数,而独立恳求方式需采纳2n根线；总线通信掌握（没要求）分布仲裁方式同集中式仲裁相比,分布式仲裁不需要中心仲裁器,而是让各个主设备功能模块都有自己的仲裁号和仲裁电路；需要使用总线时, 各个设备的功能模块将自己唯独的仲裁号发送到共享的总线上, 各自的仲裁电路再将从仲裁总线上获得的仲裁号和自己的仲裁号相对比,获胜的仲裁号将保留在仲裁总线上,相应设备的总线恳求获得响应；分布式仲裁不需要中心仲裁器,每个潜在的主方功能模块都有自己的仲裁号和仲裁器；当它们有总线恳求时,把它们唯独的仲裁号发送到共享的仲裁总线上,每个仲裁器将仲裁总线上得到的号与自己的号进行比较；假如仲裁总线上的号大,就它的总线恳求不予响应,并撤消它的仲裁号；最终,获胜者的仲裁号保留在仲裁总线上；明显,分布式仲裁是以优先级仲裁策略为基础名师归纳总结 - - - - - - -第 12 页,共 17 页精选学习资料 - - - - - - - - - 仲裁 总线AB7 ABi AB0竞争CN7W7CNiWiCN0W0设备竞争号设备竞争号接其它设备（七）总线操作和定时总线操作目前在总线上的操作主要有以下几种：1）读和写 读是将从设备（如储备器）中的数据读出并经总线传输到主设备（如 CPU）；写是主设 备到从设备的数据传输过程；2）块传送主设备给出要传输的数据块的起始地址后,个的读出或写入；3）写后读或读后写就可以利用总线对固定长度的数据一个接一主设备给出地址一次,就可以进行先写后读或者先读后写操作,先读后写往往用于校验数据的正确性,先写后读往往用于多道程序的对共享储备资源的爱护；4）广播和广集 主设备同时向多个从设备传输数据的操作模式称为广播；广集操作和广播操作正好相反,它将从多个从设备的数据在总线上完成 定时：大事显现在总线上的时序关系；1、同步定时AND或 OR操作,常用于检测多个中断源；在同步定时协议中,大事显现在总线上的时刻由总线时钟信号来确定；（所以包含始终信号线） 由于采纳了公共时钟,每个功能模块什么时候发送或接收信息都由统一时钟规定,因此,同步定时具有较高的传输频率；同步定时适用于总线长度较短、各功能模块存取时间比较接近的情形；2异步定时在异步定时协议中,后一大事显现在总线上的时刻取决于前一大事的显现,即建立在应答式或互锁机制基础上；在这种系统中, 不需要统一的共公时钟信号；总线周期的长度是可变的；名师归纳总结 （八）总线标准第 13 页,共 17 页- - - - - - -精选学习资料 - - - - - - - - - 六、输入输出（ I/O）系统（一）I/O 系统基本概念（二）外部设备1. 输入设备：键盘、鼠标2. 输出设备：显示器、打印机3. 外储备器：硬盘储备器、磁盘阵列、光盘储备器（三）I/O 接口（ I/O 掌握器）1. I/O 接口的功能和基本结构2. I/O 端口及其编址（四）I/O 方式1. 程序查询方式2. 程序中断方式中断的基本概念；中断响应过程；中断处理过程；多重中断和中断屏蔽的概念；名师归纳总结 3.DMA 方式DMA 传送过程；第 14 页,共 17 页DMA 掌握器的组成；4.通道方式- - - - - - -精选学习资料 - - - - - - - - - 七、运算机系统概述（四）运算机进展历程（五）运算机系统层次结构4. 运算机硬件的基本组成5. 运算机软件的分类6. 运算机的工作过程（六）运算机性能指标吞吐量、响应时间；CPU 时钟周期、主频、CPI、CPU 执行时间； MIPS 、MFLOPS ；八、数据的表示和运算（五）数制与编码6. 进位计数制及其相互转换7. 真值和机器数8. BCD 码9. 字符与字符串10. 校验码（六）定点数的表示和运算3. 定点数的表示无符号数的表示；有符号数的表示；4. 定点数的运算定点数的位移运算；原码定点数的加 /减运算；补码定点数的加 /减运算；定点数的乘 /除运算；溢出概念和判别方法；名师归纳总结 （七）浮点数的表示和运算第 15 页,共 17 页3.浮点数的表示浮点数的表示范畴；IEEE754 标准4.浮点数的加 /减运算（八）算术规律单元ALU 3.串行加法器和并行加法器4.算术规律单元ALU 的功能和机构九、储备器层次机构（九）储备器的分类（十）储备器的层次化结构（十一）半导体随机存取储备器3.SRAM 储备器的工作原理4.DRAM 储备器的工作原理（十二）只读储备器（十三）主储备器与CPU 的连接（十四）双口 RAM 和多模块储备器（十五）高速缓冲储备器（Cache）6.程序拜访的局部7.Cache 的基本工作原理8.Cache 和主存之间的映射方式9.Cache 中主存块的替换算法10. Cache 写策略（十六）虚拟储备器- - - - - - -精选学习资料 - - - - - - - - - 6. 虚拟储备器的基本概念7. 页式虚拟储备器8. 段式虚拟储备器9. 段页式虚拟储备器10. TLB （快表）名师归纳总结 十、指令系统第 16 页,共 17 页（四）指令格式4.指令的基本格式5.定长操作码指令格式6.扩展操作码指令格式（五）指令的寻址方式4.有效地址的概念5.数据寻址和指令寻址6.常见寻址方式（六）CISC 和 RISC 的基本概念十一、中心处理器（ CPU）（六）CPU 的功能和基本结构（七）指令执行过程（八）数据通路的功能和基本结构（九）掌握器的功能和工作原理3.硬布线掌握器4.微程序掌握器微程序、微指令和微命令；微指令的编码方式；微地址的形式方式；（十）指令流水线3.指令流水线的基本概念4.超标量和动态流水线的基本概念十二、总线（九）总线概述1.总线的基本概念2.总线的分类3.总线的组成及性能指标（十）总线仲裁1.集中仲裁方式2.分布仲裁方式（十一）总线操作和定时1.同步定时方式2.异步定时方式（十二）总线标准十三、输入输出（ I/O）系统（五）I/O 系统基本概念（六）外部设备4.输入设备：键盘、鼠标5.输出设备：显示器、打印机6.外储备器：硬盘储备器、磁盘阵列、光盘储备器（七）I/O 接口（ I/O 掌握器）3.I/O 接口的功能和基本结构4.I/O 端口及其编址（八）I/O 方式- - - - - - -精选学习资料 - - - - - - - - - 5. 程序查询方式6.程序中断方式 中断的基本概念；中断响应过程；中断处理过程；多重中断和中断屏蔽的概念；名师归纳总结 7.DMA 方式DMA 传送过程；第 17 页,共 17 页8.DMA 掌握器的组成；通道方式- - - - - - -