2022年频率计报告原理部分 .pdf

数字频率计的设计一、设计要求和指标1、可测频率范围为10Hz1MHz 。2、采用数码管显示，显示位数不少于6 位。3、显示时间从27 秒可调。4、输入阻抗大于10K。5、输入信号峰峰电压值在0.520V 范围内可测。二、函数发生器的基本原理一、测量原理频率为单位时间内信号的周期数。对脉冲信号而言，其频率为一秒钟内的脉冲个数；计数器在一秒钟内对脉冲信号进行计数，计数的结果就是该信号的频率。只要计数结果以十进制方式显示出来，就是最简单的频率计。如图2.1.1 所示，被测脉冲信号为X，在 T1时刻出现一个脉冲宽度为一秒的闸门脉冲信号P，用闸门脉冲P取出一秒时间内的输入脉冲信号X 形成计数脉冲Y，计数器对计数脉冲信号Y 进行计数；计数的结果（频率值）在T2时刻被锁存信号S 控制，锁存到寄存器，并通过译码器、显示器把并率显示出来。在T3时刻计数器被清除信号R 清零，准备下一次的计数，一次测量结束。1S1SXYPT1开 始 计 数T2锁 存 显 示T3清 除tttt图 2.1.1 频率器的测量原理显示数值在T2时刻更换， S脉冲信号的周期为显示时间，其大小反映显示值的变化快慢。显示时间Tx 为：Tx=T3-T2+（02） （秒）可见，改变T3-T2的值可调节显示时间，通常T3是通过 T2的延时而得，通过调节延时时间来调节显示时间。二、方案框图频率计的框图如图2.1.2，由六部分组成，以计数器为核心，各部分的功能如下：名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 1 页，共 9 页 - - - - - - - - - 时基电路输入电路译码显示电路控制电路锁存器计数器XPY计数值显示值清除显示控制基准脉冲锁存图 2.1.2 频率计总体框图1、计数器：在规定的时间内完成对被测脉冲信号的计数。由输入电路提供计数脉冲输入，对脉冲进行计数（在规定的测量频率范围内计数无益出）。计数结果一般为十进制，并将计数结果输出送往寄存器，再由控制电路提供的清除信号R 清零。等待下一次计数的开始。该部分主要考虑计数器的工作频率和计数容量问题。2、锁存器：暂存每次测量的计数值。为显示电路提供显示数据。锁存器由控制电路提供的琐存信号 S 控制更换数值。以正确地显示每一次的测量结果。3、译码显示电路：对锁存器的输出数据译码，变为七段数码显示码，并驱动数码显示器显示出十进制的测量结果。包括译码电路和驱动显示电路。4、时基电路：提供电路所需的各种工作脉冲信号。主要由控制电路形成各种控制时序脉冲。频率的稳定和精确是重要考虑的问题，它决定了频率测量的准确程度。5、输入电路：对各种输入信号进行放大处理，产生计数脉冲。该部分要适应各种输入信号，如对小信号进行放大，对大信号进行限幅，对高频信号和低频信号都能形成计数脉冲输出，以激励门电路。6、控制电路：产生有一定的时序要求的锁存信号S、清除信号 R 等控制信号。给基准脉冲控制的闸门脉冲信号给输入电路取出计数脉冲。三、单元电路设计1、输入电路1）原理设计输入电路是对输入信号进行放大或衰减，变成合适的电压范围，同时对输入信号进行隔直、比较、整形，处理成脉冲信号，再通过闸门电路，由基准脉冲选出计数脉冲进入计数器。输入电路首先要隔离直流，然后对信号进行限幅和放大处理。放大电路可采用运算放大器构成。由于输出脉冲要求的幅度较大，要求能够驱动门电路，对运算放大器要求速度较高。图1 是采用高速 CMOS 反相器 74HC04 构成放大电路的输入电路。该集成电路的平均传输延迟时间约9nS。采用三级串接，形成足够的放大倍数，放大电路的输出幅度大。输入端通过电容C 隔离直流。二极管对输入信号进行限幅，使输入信号的电压范围变宽，满足设计要求。二极管最好选用结电容较小、开关速度较高的高频二极管，以免对高频信号造成损失。后两级形成施蜜特触发器对信号进行整形，同时也有一定的放大作用。调节RW 可改变施密特触发器的阀值电压。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 2 页，共 9 页 - - - - - - - - - R110K12UA74HC0 456UC7 4HC0 434UB7 4HC0 489UD74HC0 41011UE7 4HC0 4D11N41 48D21 N41 48C11uFR2100 KR310MR4200 KR51 MRW4 70 KUi1213UF7 4HC0 4C21uF图 1 是采用 74HC04 构成的输入电路2）电路调试2、时基电路1）原理设计CIN11COUT9COUT10RST12Q47Q55Q64Q76Q814Q913Q1 015Q1 21Q1 32Q1 43U1CD4 06 0327 68 HZ22M100 pF100 pFD5Q1CL K3Q2R4S6U2 ACD4 01 31S图 2 用 CD4060 集成电路的时基产生电路图 3 CD4060 的引脚图如图 2，采用 CD4060 集成电路，它集振荡器和分频器于一体，用32.768KHz 的石英晶体构成振荡器，经内部14 级二进制分频获得2Hz 的脉冲信号，再经一个由D 触发器组成的2 分频电路分频得 1S 的基准脉冲信号，该电路结构最为简单，但只有一个1S 的基准脉冲输出。CD4060 的引脚图如图3 所示。Q1 32Q1 43Q76Q47Q814RST12Q1 21COUT9Vss8CIN11Q913COUT10Q64Q55Q1 015VDD16CD4 060名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 3 页，共 9 页 - - - - - - - - - 2）电路调试3、计数器1）原理设计图 4 是采用三位十进制计数器CD4553 的方案。 CD4553 为三位 BCD 码计数器，该电路的特点是只有一组BCD 码输出端，但通过分时控制可形成三位BCD 码输出，实现动态扫描，可节省译码电路，也简化了电路的逻辑电路设计。该集成电路的最高工作频率可达7MHz 。CLK12LE10DIS11MR13C1A4C1B3Q09Q17Q26Q35OVF14DS12DS21DS315U1CD455 3CLK12LE10DIS11MR13C1A4C1B3Q09Q17Q26Q35OVF14DS12DS21DS315U2CD455 31 00 0p F千、万、十万位BCD码个、十、百位BCD码计数 脉冲Y清除R锁存S图 4 采用 CD4553 构成的六位BCD 码计数器名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 4 页，共 9 页 - - - - - - - - - 扫描振荡扫描器多路转换器锁存锁存锁存整形个位百位十位C RC RC RC1A C1BQ0Q1Q2Q3DS3DS2DS1OVFMRCLKDIS图 5 CD4553 内部逻辑框图表 1 CD4553 的真值表CLK12LE10DIS11MR13C1 A4C1 B3Q09Q17Q26Q35OVF14DS12DS21DS315Vss8VDD16CD4 553输 入输出加计数CLKMRDIS不变清除加计数0000工作状态0LE001XX1X1XX1X00X01000000XXX不变不变不变锁存锁存图 6 CD4553 功能引脚图CD4553 内部逻辑框图如图5 所示。 CD4553 的真值表见表1。功能引出见图6。三个用负沿触发的 BCD 码计数器以同步工作方式级联。每个BCD 码计数器输出端都有一个四位锁存器，通过门锁端 LE 控制。对计数器结果加以存储或传送。LE 为高电平时执行锁存，LE 为低电平时执行传数。锁存器与多路转换器配合，完成三组BCD 码计数值的分时输出。数字选择输出端为分时输出同步控制信号，以实现对LED 的动态显示，输出低电平有效。芯片内设置了一个扫描振荡器，用来产生扫描时钟脉冲，通过扫描器驱动多路转换器，完成分时输出。扫描频率由芯片3、4 脚外接的电容器C值来设定，作为内部时钟；或由4 脚直接输入外部时钟。使用内时钟时，电容器C 的数值可按下式选取：扫描频率f (Hz)=1.2/C （uF） 。在时钟输入端设置了脉冲整形电路，因此对输入计数脉冲的沿口无特殊要求。13 脚为复位端（MR） ，在高电平时，扫描振荡被禁止，扫描器被复位，数字选择输出端DS1_、DS2_、DS3_均输出高电平，使显示消隐；同时还将3 位 BCD 码计数器全部清零，14 脚（ OVF）为进位端，当本级输入第 1000 个计数脉冲时，OF 端输出一正脉冲。名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 5 页，共 9 页 - - - - - - - - - 2）电路调试4、译码显示电路1）原理设计图 7 为配合 CD4553 的译码显示方案，其中三极管Q1、 Q2、Q3 由 CD4553 控制循环选择动态的三位数码显示器。R1R7为限流电阻。 CD4543 为七段锁存 /译码 /驱动器，其特点是既可驱动共阳或共阴的LED ，也可驱动LCD ，使用比较方便。CLK12LE10DIS11MR13C1A4C1B3Q09Q17Q26Q35OVF14DS12DS21DS315U1 CD4553Q39012Q29012Q19012R82K2R92K2R1R7220A5B3C2D4LD1PH6BI7a9b10c11d12e13f15g14U2 CD4543VCCR102K2VCC动态数 码显示图 7 配合 CD4553 的译码显示电路名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 6 页，共 9 页 - - - - - - - - - 译码显示器也可选用CD4544，它和 CD4543 功能相同，只是多了RBI、RBO 两个灭零输入和灭零输出端口。它们的引脚图如图8，功能表如表2。表 2 CD4543 功能表A5B3C2D4LD1PH6BI7a9b10c11d12e13f15g14VDD16VSS8CD4543A5B3C2D4PH6BI7LD1RBI10a11b12c13d14e15f16g17RBO8VSS9VDD18CD4544图 8 CD4543 引脚图2）电路调试输 入输出消隐LEBIDCBAa01234567891111111111111111000000000000000001000X00000000000000000011111111111111111100110011001101010101010101011111110111111111111111111111111111111111101111100000000000000000000000000001010000110XXXXXXXX0000bcdefg消隐消隐消隐消隐消隐消隐液晶显示时，PH接显示交流信号；共阳LED显示时，PH接1；共阴LED显示时，PH接0。锁存锁存0000000000000000000000000000名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 7 页，共 9 页 - - - - - - - - - 5、控制电路控制电路主要产生闸门信号、计数器清零信号、锁存器的锁存信号等控制信号，主要由闸门电路、延时电路、整形电路组成。闸门电路主要产生闸门脉冲，它的脉冲宽度控制每一次的测量时间，如1S，0.1S 等，由时基电路提供。 图 9 为使用双 D 触发器 CD4013 构成的方案。 清零信号脉冲对触发器UB 清零，UB 输出端Q 为“ 0”使得UA 清零信号无效。基准脉冲上升沿到来使触发器UA 翻转， Q 端输出为“ 1” ，第二个基准脉冲到来时，触发器UA 翻转， Q 端输出为“ 0” ；同时输出端Q上升沿使得UB 翻转， UB 的Q输出变为“ 0” ，输出一个下降沿触发延时电路，UB 的 Q 端变为“ 1” ，对 UA 置零，使 UA 的 Q端保持为“ 0” ，直至下一个清零脉冲到来，开始下一次的测量。D5Q1CLK3Q2R4S6UACD4 01 3D9Q13CLK1 1Q12R10S8UBCD4 01 3VCC基 准脉冲闸门信 号清 零信号至延时电路1 S1S图 9 控制电路图 11 为采用三双精密可重触发单稳态触发器CD4538 构成的延时电路，可输出锁存脉冲和清零脉冲信号。电路中利用一个单稳态触发器对闸门脉冲的后沿作延迟，延迟时间由定时电路参数决定约为R1C1，通过微分电路整形成一定宽度的脉冲，脉冲宽度约为0.7R2C2，从而形成锁存脉冲。注意脉冲宽度的不要选得太大。另一个单稳态电路是对锁存脉冲的延迟得到清零脉冲，其工作原理和锁存脉冲的延迟电路原理一样。CD4538 的引脚图见图10，功能表见表3。表 3 CD4538 的功能表输 入输出CLRBQQAX0X11XX10XX01011001RC2C1A4B5CLR3Q6Q7VSS0VDD16C15Q9Q10B11A12CLR13RC14ACD4 53 8图 10 CD4538 引脚图名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 8 页，共 9 页 - - - - - - - - - C112U2 A7 4HC1 4RC2C1A4B5CLR3Q6Q7U1 A453 8R1VCCVCCVCCC2R2VCCC334U2 B74HC1 4RC14C15A12B11CLR13Q1 0Q9U2 B4 53 8R3VCCVCCC4R4VCCVCC来自控制电路锁存脉冲输出清零脉冲输出图 11 由单稳态触发器CD4538 构成的延时电路6、整机电路调试四、设计心得名师资料总结 - - -精品资料欢迎下载 - - - - - - - - - - - - - - - - - - 名师精心整理 - - - - - - - 第 9 页，共 9 页 - - - - - - - - -