从FPGA朝向SoCFPGA发展主要有几个关键的推动因素..docx

从FPGA朝向SoCFPGA发展主要有几个关键的推动因素SoC （FPGA）为一个整合FPGA架构、硬式核心（CPU）子系统以 及其他硬式核心IP的半导体元件，可实现低延时频宽互联，并提高 IP重用性；预估此类型元件在今后10年中将会得到广泛应用，为 系统设计人员提供更多的选择。整整合了现场可编程闸阵列（FPGA）架构、硬式核心中央处理 器（CPU）子系统以及其他硬式核心矽智财（IP）的半导体元件一 SoCFPGA,已经发展到了一个“关键点”，它在今后10年中会得到广 泛应用，为系统设计人员提供更多的选择。在各种技术、商业和市 场因素相结合下，推动了这一个关键点的出现，（Altera）、（赛普拉 斯）（Cypress）、（英特尔）（Intel）和（赛灵思）（Xilinx） 等供应商，都相继发布或开始销售SoCFPGA元件本文章介绍新出现的SoCFPGA,背后的推动因素，以及执行管 理人员和系统设计人员在选择这些元件时的考虑因素。业界整合FPGA和CPU系统在第一个10年发展中既有成功也有 失败。最初的SoCFPGA在商业上并不是很成功，而FPGA中的软式核 心CPU得到了广泛应，这证明市场对FPGA和CPU技术整合有基本的 需求。各种新的因素改变了业界环境，导致关键点的出现，SoCFPGA 将在市场上获得非常广泛的应用。从FPGA朝向SoCFPGA发展，主要有几个关键的推动因素，包括 FPGA开始采用如28奈米（nm）之类的先进半导体制程技术，藉由 摩尔定律实现更高成本效益；同时，CPU架构的增强，并过渡到平 行和多核心处理，以及嵌入式系统釆用FPGA的比率愈来愈高，亦有 推波助澜之效。运算功率效益大増由于运算的发展趋势是朝向平行处理技术，处理器亦从高成本 的单核心处理，一直发展到现今的多核心。为了在提高运算性能的 同时，也能降低功率消耗，促使一些厂商开始采用FPGA逻辑做为 CPU的硬体加速器，带动SoCFPGA发展风潮。一个SoCFPGA系统可提高功率效益，并实现灵活的软体画分。 SoCFPGA可支援数百路资料讯号连接不同的功能区，实现100Gbit/s 频宽，甚至更大的频宽，其延时在奈秒级，性能和延时表现都比独 立元件好，而且其整合平台亦可提升记忆体存取功能。SoCFPGA性能提高以及记忆体存取功能实现功能更强的加速 器，能够满足各式各样的运算要求。由于硬体加速器在功率效益上 要比CPU还高1, 000多倍，因此，与简单的多核心平行方法相比， 釆用SoCFPGA进行设计对开发人员而言，是实现高功率效益运算较 好的方法。尖端制程技术加持SoCFPGA兼具低功耗与高效能如图1所示，在2000年时，最新的FPGA采用了 130奈米制程 技术进行开发，而当时的CPU采用的是90奈米制程技术。由于市场 上已有更高阶的CPU,因此，第一代SoCFPGA的推出显得有些落 后。然而，当今最尖端FPGA已采用28奈米制程技术，相对而言只 有少数商用CPU或者特定应用标准产品（ASSP）使用28奈米制程技 术。FPGA的制程技术在整合元件的市场优势已明显增强，而FPGA 供应商也倾向于在SoCFPGA方面大量投入产品研发，这是因为该产 品可让客户不需要在CPU性能与功耗上做出妥协。22nm图1FPGA制程技术演进过程FPGA于嵌入式系统应用日渐増长过去对于大部分嵌入式系统应用，FPGA往往是客户觉得较为昂 贵的元件，也因此与相应的复杂型可编程逻辑元件（CPLD）或者 可程式化阵列逻辑（PAL）相比，其应用相对较少。然而，在过去 10年中，采用静态随机存取记忆体（S （RAM）架构的FPGA在降低 成本上已经超越了互补式金属氧化物半导体（CMOS）,现今，已有接 近50%的嵌入式系统釆用了 FPGAo而SoCFPGA最显著的优势是成本 可比独立元件低很多，晶片供应商将会有很大的市场机会获得投资 回报。ASSP成本渐高SoCFPGA有机可趁摩尔定律在未来将显得越来越“昂贵”。开发高阶CMOS的（制 造）设施成本大约在10亿60亿美元，其中还需要4, 000万美元 的成本来开发新的半导体元件，因此，在典型的利润模型中，半导 体元件应能够获得1亿美元的毛利，而其中20%的收益须花在研发 上。而当典型的毛利是50%时，企业至少要占据2亿美元的市场份 额。除消费性电子、行动电话和个人电脑（PC）夕卜，事实上，很少有能够达到这一种规模的应用市场，因此，单一目的或者同定功能 的吾仕很难获亨投资回报t奇今后的制程技术中，高阶半导体的成 本将会越来越髙，瓦种成本结构使得开发固定功能半导体元件很表着在可程式设计逻辑技术上的投入可望越来越多，而专用ASSP和CPU等固定功能元件的投入则会越来 越少。SoCFPGA有潜力应用于很多市场领域，并将会获得更多的投入H扩大应用市场FFGA商采用嵌入式处理这一个术语其实感的4位元处理器到非常复杂的多核心84位元处理器:这种广泛的 应用一直支援各种类型的处理器，作业系统和软体供应商“与10年 前相比，这种广泛性在2811年表现岀很大的不同,对于其规模和多亦日趋进朗 例如此位元微控制器逐时，四种样性而言，嵌入式市场整体成长速度不但快，且处理器功能的发展了对32位元CFU系列的支:渐被32位元CPU替代“同援，这些架构包括安谋国际(ARM). MIPS. PowerPC和欢6“之 所以对其进行增强动作，主要是因为软体特性和功能重用,，而采用 了这些CPU架构之一的SoCFPGA能够占据更大的市场，因此，FPGA原创力文档max.bookl 供应商更愿意在这类半导体上扩大投资平台效应加速SoCFPGA设计趋势成生产厂商-，使用者和辅助支援系统在产品上彼此之间会有影响 时，就会出现网路效应，或者称为平台效应。平台效应的基本原理是某一种产品或者标准的应用越多，它在使用者基础和辅助支援系 统中的价值就越高。结果，使用者基础和辅助支援系统就会在这种 技术上加大投入，进而吸引更多的应用，产生一种自我增强的良性 循环。熟悉的例子包括PC、视讯记录格式和社交网站等。一般而言，有可能产生自我增强循环的产品将会在这种循环中 不断发展，这是因为参与到新产品中的所有成员都会获得较高的投 资回报。平台效应一旦开始启动后，就会吸引各家厂商争相投入， 而SoCFPGA市场则很快就会转向这一个标准。随着SoCFPGA的不断发展，用户将非常愿意重新使用他们在多 种系统中使用过的FPGAIP和设计软体。例如，CPU辅助支援系统中 的成员愿意尽可能减少学习FPGA开发工具，而CPU供应商也希望减 少FPGA开发工具的数量。最终，支援多家供应商和CPU架构的 SoCFPGA平台很有可能触发这种平台效应，帮助这些使用者和辅助 支援系统成员获得很大的优势。以FPGA业者Al （te） ra为例，其在嵌入式系统上进行了多年 的创新投入后，已启动了“嵌入式计划”，目的是建立一个可让多家 供应商采用同一种FPGA设计流程方法，并可使用多CPU架构的 SoCFPGA 平台。FPGA设计流程方法可以作为多种SoCFPGA的基础，以及使用软 式核心CPU和其他软式核心IP的SoC解决方案。例如FPGA厂商可 获得ARM （硬式核心）、MIPS （软式核心）和N （ios） II （软式核 心）CPU或者由英特尔提供的AtomE6X5C可配置处理器。这种整合 方法可在一种FPGA架构和设计流程中，统一三种主要的CPU架构， 以及最流行的、采用FPGA架构的软式核心CPU。FPGA设计流程整合方法旨在激励辅助支援系统从主要处理器架 构，转向投入单一 FPGA平台和工具流程，进而带来丰富的工具、应 用软体、作业系统软体和专业知识支援。随数百家全球辅助支援系 统成员在CPU架构上的投入，此一 FPGA平台及其越来越多的工具、 软体和IP应用亦日趋广泛，对系统设计人员也越来越重要，证明其 价值定位将促进更多应用，进而推动了良性平台的产业生态。提高SoCFPGA设计效率 系统整合工具角色吃重这一个多供应商平台的组成关键，是可对FPGA逻辑进行程式设 计的(Quartus) II软体。Q (uart) usll软体包括Qsys系统整合 工具，采用了 Altera的第二代交换架构技术，用于加速软式核心 IP的开发、重用和整合。采用使用者图形介面(GUI)架构的 QuartusII软体有免费的网路版和完全授权的版本，其可提供包括 系统设计、时序收敛、系统验证，以及协力厂商电子自动化设计 (EDA)工具支援，进而满足了效能和性能上的需求。除Altera传统的Avalon记忆体映射(Avalon-MM)介面和资料 通路汇流排介面规范，Qsys还支援ARMAXI标准，可以采用自动的 混合匹配方法来整合采用Avalon架构的IP和釆用AXI架构的IP。 Qsys亦支援利用直观快速的设计经验，在通用平台上可方便进行设 计或者系统内验证，进而实现采用ARM架构和Intel的SoCFPGA, 以及实现釆用MIPS和NiosII软式核心CPU的SoCo客制化28奈米系列元件 强化产品竟争力Altera的28奈米FPGA系列元件可针对用户各种设计需求进行 客制化，并可为各种终端应用需求提供适当的FPGA架构和制程技 术，如高效能的Stra (ti) xV元件、低成本的CycloneV元件以及 在性能和成本上达到均衡的中阶ArriaV元件。全系列SoCFPGA皆受 益于28奈米制程所带来的优势。此外，如图2所示，最新的SoCFPGA亦将含有釆用ARMCortex-A9架构核心的高阶处理器模块。DMAGPIOARM Cortex-A9NEON/FPUL1 CacheARM Cortex-A9NEON/FPUL1 CacheL2 CacheUART(x2)I2C(x2)JTAGDebug/TraceTimer(x4)CAN (x2)SD/MMCQSPI & NANDFlash ControllerEthernet(x2)USB OTGFrom FPGATo FPGAMultiport DDR SDRAM ControllerFPGA臥饷，, uninu.decfansxomFPGAConfig图 2AlteraSoCFPGA 架构AlteraSoCFPGA架构在ARMCortex-A9子系统中，将含有多种硬式核心IP,以及高性能多埠记忆体控制器，以提高记忆体频宽。FPGA和CPU子系统之间的宽频低延时互联，将支援高性能应用和高 效率的FPGA硬体加速。高阶内部交换架构将支援高效率的资料传输 量，以及高效能在系统观察和除错。Qsys、QuartusII软体以及ARM 社群软体工具相结合后，这一个元件将是一种性价比非常高的系统 设计选择，其可利用标准工具流程提高效能，支援新开发和验证。在成本要求日趋严苛、制程技术成熟和市场需求増加的因素推 动下，SoCFPGA时代已经来临。目前已有些FPGA供应商发布了 SoCFPGA相关产品，亦尚有许多厂商正在加紧脚步研发中。系统规 画人员在评估系统解决方案时，应该认真考虑平台效应、IP重用以 及FPGA制程技术优势，以选择最佳的解决方案。此外，Altera与主要的CPU供应商ARM、Intel和MIPS合作， 为SoCFPGA元件和软式核心CPU解决方案提供公共FPGA平台。这种 合作关系能够实现业界应用最广泛的CPU架构及其辅助支援系统， 继承相同的高阶FPGA设计流程，进而在这一个平台上增强了 IP重 用，提高灵活性。这种整合方法将会实现了平台效应，并且促进 SoCFPGA以及其辅助支援系统的增长和发展。