计算机组成原理简答题.doc

精品文档，仅供学习与交流，如有侵权请联系网站删除问答:1. 什么是大小端对齐Little-Endian就是低位字节排放在内存的低地址端，高位字节排放在内存的高地址端。 Big-Endian就是高位字节排放在内存的低地址端，低位字节排放在内存的高地址端。2. 什么是指令周期、机器周期和时钟周期？三者有何关系？答：指令周期是CPU完成一条指令的时间；机器周期是所有指令执行过程的一个基准时间，机器周期取决于指令的功能及器件的速度；一个指令周期包含若干个机器周期，一个机器周期又包含若干个时钟周期，每个指令周期内的机器周期数可以不等，每个机器周期内的节拍数也可以不等。3. 什么是总线判优？为什么需要总线判优？答：总线判优就是当总线上各个主设备同时要求占用总线时，通过总线控制器，按一定的优先等级顺序确定某个主设备可以占有总线。因为总线传输的特点就是在某一时刻，只允许一个部件向总线发送信息，如果有两个以上的部件同时向总线发送信息，势必导致信号冲突传输无效，故需用判优来解决。4. 什么是“程序访问的局部性”？存储系统中哪一级采用了程序访问的局部性原理答：所谓程序访问的局部性即程序执行时对存储器的访问是不均匀的，这是由于指令和数据在主存的地址分布不是随机的，而是相对地簇聚。存储系统的Cache主存级和主存辅存级都用到程序访问的局部性原理。对Cache主存级而言，把CPU最近期执行的程序放在容量较小、速度较高的Cache中。对主存辅存级而言，把程序中访问频度高、比较活跃的部分放在主存中，这样既提高了访存的速度又扩大了存储器的容量。5. 指令和数据都存于存储器中，从时间和地址两个角度，说明计算机如何区分它们？ 解：计算机区分指令和数据有以下2种方法：通过不同的时间段来区分指令和数据，即在取指令阶段（或取指微程序）取出的为指令，在执行指令阶段（或相应微程序）取出的即为数据。通过地址来源区分，由PC提供存储单元地址的取出的是指令，由指令地址码部分提供存储单元地址的取出的是操作数。6. 除了采用高速芯片外，从计算机的各个子系统的角度分析，指出6种以上（含6种）提高整机速度的措施。针对存储器，可以采用Cache-主存层次的设计和管理提高整机的速度；针对存储器，可以采用多体并行结构提高整机的速度；针对控制器，可以通过指令流水设计技术提高整机的速度；针对控制器，可以通过超标量设计技术提高整机的速度；针对运算器，可以对运算方法加以改进，如两位乘，或用快速进位链；针对I/O系统，可以运用DMA技术不中断现行程序，提高CPU的效率。7. I/O有哪些编址方式？各有何特点？解：常用的I/O编址方式有两种： I/O与内存统一编址和I/O独立编址。    特点：I/O与内存统一编址方式的I/O地址采用与主存单元地址完全一样的格式，I/O设备和主存占用同一个地址空间，CPU可像访问主存一样访问I/O设备，不需要安排专门的I/O指令。    I/O独立编址方式时机器为I/O设备专门安排一套完全不同于主存地址格式的地址编码，此时I/O地址与主存地址是两个独立的空间，CPU需要通过专门的I/O指令来访问I/O地址空间。8. 什么是指令周期？什么是机器周期？什么是时钟周期？三者之间的关系如何？ 指令周期是完成一条指令所需的时间。包括取指令、分析指令和执行指令所需的全部时间。机器周期也称为CPU周期，是指被确定为指令执行过程中的归一化基准时间，通常等于取指时间（或访存时间）。时钟周期是时钟频率的倒数，也可称为节拍脉冲或T周期，是处理操作的最基本单位。一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期组成。-9. 简要说明CPU与I/O之间传递信息可采用哪几种联络方式？它们分别用于什么场合？答： CPU与I/O之间传递信息常采用三种联络方式：直接控制（立即响应）、 同步、异步。 适用场合分别为：直接控制适用于结构极简单、速度极慢的I/O设备，CPU直接控制外设处于某种状态而无须联络信号。同步方式采用统一的时标进行联络，适用于CPU与I/O速度差不大，近距离传送的场合。异步方式采用应答机制进行联络，适用于CPU与I/O速度差较大、远距离传送的场合。10. 设CPU内的部件有：PC、IR、MAR、MDR、ACC、ALU、CU，且采用非总线结构。写出取址周期的全部微操作: PC->MAR 1->R M(MAR)->MDR MDR->IR OP(IR)->CU (PC)+1->PC 写出存数指令全部微操作:Ad(IR)->MAR 1->W ACC->MDR MDR->M(MAR)加法指令全部微操作Ad(IR)->MAR 1->R M(MAR)->MDR (ACC)+(MDR)->ACC11. 在什么条件下，I/O设备可以向CPU提出中断请求？解：I/O设备向CPU提出中断请求的条件是：I/O接口中的设备工作完成状态为1（D=1），中断屏蔽码为0 （MASK=0），且CPU查询中断时，中断请求触发器状态为1（INTR=112. 简述中断的流程。（1）中断源未被屏蔽、完成工作情况下提出中断请求（2 ）各种中断请求根据优先级进行排队（3） CPU开中断情况下、且指令周期结束响应中断请求（4） CPU执行中断隐指令（保护硬件现场、关中断，根据中断向量找到中断服务程序入口地址），执行服务程序（5） 中断服务程序中保护软件现场，（如果是多重中断，则开中断），执行相应的服务，返回前需要恢复软件现场。（6） 中断返回指令恢复硬件现场。13. 什么是快速缓冲存储器，它与主存有什么关系？答：快速缓冲存储器是为了提高访存速度，在CPU和主存之间增设的高速存储器，它对用户是透明的。只要将CPU最近需用的信息从主存调入缓存，这样CPU每次只需访问快速缓存就可达到访问主存的目的，从而提高了访存速度。主存的信息调入缓存要根据一定的算法，由CPU自动完成。凡是主存和缓存已建立了对应关系的存储单元，它们的内容必须保持一致，故凡写入缓存的信息也必须写至与缓存单元对应的主存单元中。14. 什么是中断隐指令有哪些功能 解中断隐指令：CPU响应中断之后，经过某些操作，转去执行中断服务程序。这些操作是由硬件直接实现的功能这些操作包括：（1）保存断点 (2) 暂不允许中断 (3) 引出中断服务程15. 什么是单重中断，什么是多重中断？实现多重中断的条件是： 提前开中断，即在中断服务程序中保护好软件现场后就将中断允许触发器设置为1。实现单重中断的条件是：在中断服务结束才开中断，将中断允许触发器设置为1。计算题:5.按机器补码浮点运算步骤，计算x±y补，x=2-011×（-0.100 010），y=2-010×（-0.011 111）x=2-011×（-0.100010）,y=2-010×（-0.011111）     x补=1，101；1.011 110, y补=1，110；1.100 0011) 对阶：过程同(1)的1），则x补=1，110；1.101 1112）尾数运算：     Mx补+My补= 11.101111 + 11. 100001 = 11.010000     Mx补+-My补= 11.101111 + 00.011111 = 00.0011103）结果规格化： x+y补=11，110；11.010 000,已是规格化数 x-y补=11，110；00.001 110 =11，100；00.111000 （尾数左规2次，阶码减）4）舍入：无 5）溢出：无则：x+y=2-010×（-0.110 000）x-y =2-100×0.111 0006. 按机器补码浮点运算步骤，计算x±y补，x=2101×（-0.100 101），y=2100×（-0.001 111)    x补=0，101；1.011 011, y补=0，100；1.110 0011）对阶：DE补=00，101+11，100=00，001 >0，应Ey向Ex对齐，则：Ey补+1=00，100+00，001=00，101=Ex补y补=0，101；1.111 000（1）2）尾数运算：  Mx补+My补= 11.011011+ 11.111000（1）= 11.010011（1）  Mx补+-My补= 11.011011+ 00.000111（1）= 11.100010（1）3）结果规格化：   x+y补=00，101；11.010 011（1），已是规格化数   x-y补=00，101；11.100 010（1）=00，100；11.000 101 （尾数左规1次，阶码减1）4）舍入：x+y补=00，101；11.010 011（舍）x-y补 不变5）溢出：无则：x+y=2101×（-0.101 101）x-y =2100×（-0.111 011）7. 按机器补码浮点运算步骤，计算x±y补.x=2-011× 0.101 100，y=2-010×（-0.011 100）解：先将x、y转换成机器数形式： （1）x=2-011× 0.101 100，y=2-010×（-0.011 100）x补=1，101；0.101 100, y补=1，110；1.100 100 Ex补=1,101, y补=1,110, Mx补=0.101 100, My补=1.100 100 1）对阶：DE补=Ex补+-Ey补 = 11,101+ 00,010=11,111 < 0，应Ex向Ey对齐，则：Ex补+1=11，101+00，001=11，110 = Ey补x补=1，110；0.010 110 2）尾数运算： Mx补+My补= 0.010 110 + 11.100 100=11.111010Mx补+-My补=0.010 110 + 00.011100= 00.110 010 3）结果规格化： x+y补=11，110；11.111 010 = 11，011；11.010 000 （尾数左规3次，阶码减3） x-y补=11，110；00.110 010, 已是规格化数。 4）舍入：无5）溢出：无则：x+y=2-101×（-0.110 000） x-y =2-010×0.110 0108、现有A、B、C、D四个中断源，响应优先级由高到低按ABCD, 要使其处理优先级由高向低按ADCB顺序排列，先写出各中断源屏蔽字。若中断服务程序的执行时间为20µs，4个中断源同时发出请求，画出CPU执行程序的轨迹。中断源屏蔽字ABCD答：. 中断源屏蔽字A1111B0100C0110D01119、设某机配有A、B、C、D四台设备，其优先顺序是A>B>C>D，现要求将中断处理次序改为D>A>C>B（1）写出每个中断源对应的屏蔽字（2）按下图时间轴给出的四个中断源的请求时刻，画出CPU执行程序的轨迹。设每个中断源的中断服务程序时间均为20µs。中断源屏蔽字ABCD中断源屏蔽字A1110B0100C0110D1111答题： 10 在程序查询方式的输入输出系统中，假设不考虑处理时间，每一个查询操作需要100个时钟周期，CPU的时钟频率为50MHZ。现有鼠标和硬盘两个设备，而且CPU必须每秒对鼠标进行30次查询，硬盘以32位字长为单位传输数据，即每32位被CPU查询一次，传输率为2 MB/S。求CPU对这两个设备查询所花费的时间比率，由此可得出什么结论?答：CPU每秒对鼠标进行30次查询，所需的时钟周期数为100 x 303000根据CPU的时钟频率为50 MHz,即每秒50 x 106个时钟周期，故对鼠标的查询占用CPU的时间比率为（ 3000/（50 x 106）x I00%0.006% 可见，对鼠标的查询基本不影响CPU的性能。对于硬盘，每32位被CPU查询一次，故每秒查询次数为 2MB/4B512K 则每秒查询的时钟周期数为 100 x 512 x102452.4x106 故对磁盘的查询占用CPU的时间比率为（52.4 x 106）/（50 x 106） x100%105%可见，即使CPU将全部时间都用于对硬盘的杳询也不能满足磁盘传输的要求，因此CPU一般不采用程序查询方式与磁盘交换信息29、在做手术过程中，医生经常将手伸出，等护士将手术刀递上，待医生提紧后，护士才松手。如果把医生和护士看作是两个通信模块，上述一系列动作相当于异步通信中的_ _方式。30、某一RAM芯片，其容量为512 x 8位，除电源和接地端外，该芯片引出线的最少数目是_ _(注意：有一根片选线和一根读写控制线)31、某一RAM芯片，其容量为128K x 16位，除电源和接地端外，该芯片引出线的最少数目_ _(注意：有一根片选线和一根读写控制线)32、某一RAM芯片，其容量为32K x 8位，除电源和接地端外，该芯片引出线的最少数目是_ _(注意：有一根片选线和一根读写控制线)34、在写操作时，对Cache与主存单元同时修改的方法称作写直达法，若每次只暂时写入Cache，直到替换时才写入主存的方法称作_ _。35、微指令可由一系列 组成。【精品文档】第 5 页