数字电子技术优质课件精选——《集成触发器》02.ppt

时序电路必然具有记忆功能，因而组成时序电路的基本单元是触发器。,时序逻辑电路的特点,在数字电路中，凡是任一时刻的稳定输出不仅决定于该时刻的输入，而且还和电路原来的状态有关者，都叫做时序逻辑电路，简称时序电路。,(4-1),第五章集成触发器,(4-2),能够存储一位二进制数字信号的基本单元,触发器输出有两种可能的状态：0、1；双稳态触发器,输出状态不只与现时的输入有关，还与原来的输出状态有关；,触发器是有记忆功能的逻辑部件。,按功能分类：R-S触发器、D型触发器、JK触发器、T型触发器等。,触发器概述,(4-3),5.1基本触发器,两互补输出端,1.基本RS触发器,两输入端,反馈线,(4-4),触发器输出与输入的逻辑关系,设触发器原态为“1”态。,1,0,1,0,(4-5),设原态为“0”态,1,1,0,触发器保持“0”态不变,复位,0,(4-6),设原态为“0”态,1,1,0,0,(4-7),设原态为“1”态,0,0,1,触发器保持“1”态不变,置位,1,(4-8),设原态为“0”态,0,0,1,1,(4-9),设原态为“1”态,0,0,1,触发器保持“1”态不变,1,(4-10),1,0,若G1先翻转，则触发器为“0”态,“1”态,若先翻转,若先翻转,“0”态,(4-11),基本RS触发器状态表,逻辑符号,(4-12),真值表,画波形图,(4-13),二触发器逻辑功能的描述方法,1、状态转移真值表2、状态转移方程（特征方程）3、状态转移图,(4-14),（1）状态转移真值表(特性表）,现（初）态：电路在某各考察瞬间tn时刻的状态Qn次态：电路将要达到的下一个状态Qn+1,简化真值表,(4-15),(4-16),状态转移图,(4-17),5.1基本触发器,2用或非门组成,(4-18),真值表,保持原态,不确定(0),SD：直接置位端（置1）RD：直接复位端（清0）,Qn：初态（原先的状态）Qn+1：次态（新的状态）,约束条件：SDRD=0,清0,置1,(4-19),基本触发器的的工作特性（Q随输入变化的关系）：,状态改变时间：输入变化=>Q立即变化,(4-20),5.2.1钟控RS触发器,基本R-S触发器,导引电路,时钟脉冲,为协调各触发器的动作，加时钟脉冲信号CP，叫同步（钟控）触发器。,5.2钟控触发器,(4-21),当CP=0时,0,R，S输入状态不起作用。触发器状态不变,(4-22),当CP=1时,1,打开,触发器状态由R，S输入状态决定。,打开,(4-23),当CP=1时,1,打开,(1)S=0,R=0,触发器状态由R，S输入状态决定。,打开,(4-24),1,1,0,(2)S=0,R=1,(3)S=1,R=0,(4-25),1,Q=1,Q=0,(4)S=1,R=1,(4-26),可控RS状态表,CP高电平时触发器状态由R、S确定,异步置0端，平时为1,异步置1端，平时为1,(4-27),例：画出可控RS触发器的输出波形,可控RS状态表,CP高电平时触发器状态由R、S确定,(4-28),存在问题：,时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲期间触发器翻转一次以上。,(4-29),状态方程,钟控RS触发器状态转移图,(4-30),5.2.2钟控D触发器,(4-31),CP,D,Q,例：画出D触发器的输出波形。,(4-32),5.2.5电位触发方式的工作特性,状态改变时间：CP=1时的输入变化=>Q立即变化,（钟控触发器的动作特点）,同步触发器存在的问题,1.计数脉冲必须严密配合，正脉冲不能太长，否则触发器将产生空翻现象（CP=1期间，由于输入信号的变化导致输出状态翻转若干次）。,2.为了解决空翻现象，可以采用主从方式触发的触发器。,(4-33),5.3主从触发器,5.3.1主从触发器基本原理,两触发器的时钟信号CP相位相反,注意符号,(主从RS触发器为例),(4-34),CP=1:,Q主改变,Q保持,主触发器状态：Q主,从触发器状态：Q,CP=0:,Q主保持,Q改变,主从RS触发器的工作特性（动作特点）：,状态Q的改变时间：CP下沿,Q的次态值：取决于CP=1的输入（R与S）,进一步说明：Q的值，只能在CP下沿变，其它时间不会变Q主的值，可能在CP=1改变多次,(4-35),X表示CP=1/0,(4-36),画波形,(4-37),5.3.2主从JK触发器,先不考虑RDb和SDb请注意二者区别：增加了二根反馈线,主从RS触发器,(4-38),主从JK触发器,主从JK真值表,主从RS触发器,主从SR真值表,JK表的记忆方法之一：J对应S，K对应R；,J=K=1时,(4-39),异步置位复位：,不管CP、J、K的输入情况,直接置Q为0或1,(4-40),主从JK触发器的动作特点：,次态Q的改变时间：CP下沿后时刻,次态Q的值：等于CP下沿前时刻的Q主；而Q主取决于CP=1的输入，Q主在CP=1时只能改变一次,（原因：被反馈线锁住）,5.3.4主从J-K触发器的动作特点：,次态Q的改变时间：CP下沿后时刻,次态Q的值：等于CP下沿前时刻的Q主；而Q主取决于CP=1的输入，Q主在CP=1时可能改变多次。,主从RS触发器的动作特点：,(4-41),画波形,主从JK特性表,(4-42),5.4边沿触发器,5.4.3利用CMOS传输门的边沿触发器,5.4.1维持阻塞触发器,5.4.2下降沿触发的边沿触发器,(4-43),边沿触发器的动作特点：,次态Q的值：仅取决于CP边沿前时刻的输入（与输入的过程无关，可认为采样动作）,次态Q的改变时间：CP边沿后：下沿后或下沿后,(4-44),电路结构,5.4主从型触发器(1)主从型T触发器,F主和F从结构同步RS触发器,(4-45),工作原理,1,0,F主打开,F从关闭,输出反馈到F主,(4-46),0,(4-47),由此可见，主从触发器一个CP只能翻转一次。,翻转时刻描述：,前沿处，输出交叉反馈到F主。,后沿处，输出传递到F从翻转完成。,CP,(4-48),逻辑符号,状态方程,(4-49),T触发器时序图,CP,Q,下降沿翻转！,(4-50),（2）主从型T触发器,T触发器与T触发器无本质区别，只是加入了控制端T。,R2,S2,C,F从,R1,S1,C,F主,T,(4-51),功能表,逻辑符号,状态方程,(4-52),时序图,CP,Q,T,(4-53),（3）主从型JK触发器,R2,S2,C,F从,JK触发器有两个输入控制端J、K，它的功能最完善，,(4-54),JK触发器的功能,被封锁,保持原态,J=K=0时：,(4-55),JK触发器的功能,相当于T触发器T=1,J=K=1时：,(4-56),JK触发器的功能,Qn=0时,Qn+1=1,J=1，K=0时：分两种情况（Q=0,Q=1）,(4-57),JK触发器的功能,Qn=1时,F主被封保持原态,Qn+1=1,(4-58),JK触发器的功能,Qn+1=0,同样原理：,J=0，K=1时：,(4-59),功能表,逻辑符号,状态方程,(4-60),具有多输入端的主从JK触发器,(4-61),时序图,CP,K,J,Q,保持,T,(4-62),(4-63),1.JK触发器转换成D触发器,5.5触发器逻辑功能的转换,比较JK触发器和D触发器,可得：,(4-64),2.JK触发器转换成T触发器,CP,比较JK触发器和T触发器,可得：,(4-65),3.D触发器转换成T触发器,比较D触发器和T/触发器,可得：,(4-66),4.D触发器转换成JK触发器,(4-67),触发方式？,研究翻转时刻与时钟脉冲间的关系,5.6触发器的触发方式,(4-68),5.6.1电位触发方式,电位触发,正电位触发,负电位触发,CP=1期间翻转,CP=0期间翻转,(4-69),例如：前面讲的D触发器就是电位触发方式。,(4-70),电位触发的特点,结构简单、速度快。,只要CP存在就可以翻转，容易造成空翻。,(4-71),电位触发的符号,C,Q,C,Q,正电位触发,负电位触发,(4-72),5.6.2主从触发方式,主从触发方式的翻转过程：,前沿处，输出交叉反馈到F主。,后沿处，输出传递到F从翻转完成。,CP,？,(4-73),以主从触发的D触发器为例：,CP,D,假设在CP=1期间D有一干扰,t1以后的输出波形如何变化？,(4-74),CP,D,Q,第一个CP正沿到来时，Q翻转。,1,(4-75),CP,D,Q,第一个CP的下降沿，Q翻转，输出反馈到F主的输入。,(4-76),CP,D,Q,t1时刻,由于R1=0，Q翻转为0。,(4-77),CP,D,Q,t2时刻Q会再变为1吗？,(4-78),CP,D,Q,1,0,由于D=1,所以F主被封。,D变为1后，Q并不翻转为1。,(4-79),CP,D,Q,1,0,第二个CP的下降沿，F从按F主的输出翻转。,(4-80),由于D在CP=1期间有干扰，便产生了错误的输出（D=1，第二个CP后，Q输出端却为0）。因此，主从触发器也不允许在CP=1期间有干扰，否则有可能产生误动作。,(4-81),逻辑符号,C,Q,D,(4-82),5.6.3边沿触发方式,为了免除CP=1期间输入控制电平不许改变的限制，可采用边沿触发方式。目前用于数字集成电路产品中的边沿触发器电路有利用CMOS传输门的边沿触发器、维持阻塞触发器、利用门电路传输延迟时间的边沿触发器等，其特点是：触发器只在时钟跳转时发生翻转，而在CP=1或CP=0期间，输入端的任何变化都不影响输出。,如果翻转发生在上升沿就叫“上升沿触发”或“正边沿触发”。如果翻转发生在下降沿就叫“下降沿触发”或“负边缘触发”。下面以边缘触发的维持阻塞D触发器为例讲解。,(4-83),5.7维持阻塞(边沿）D触发器,(4-84),设原态Q=0并设D=1,1,CP=0期间，c、d被锁，输出为1。,0,0,0,(4-85),1,c=1、d=1反馈到a、b的输入，a、b输出为0、1。,0,0,0,(4-86),CP正沿到达时c、d开启，使c=1，d=0。,1,1,Q翻转为1,(4-87),CP正沿过后，d=0将c封锁,并使b=1，维持d=0。,1,因此以后CP=1期间D的变化不影响输出。,0,0,1,(4-88),其它情况下的翻转，请大家自己分析。,(4-89),边沿触发的D触发器功能表,(4-90),逻辑符号,负沿触发,正沿触发,(4-91),书中提到的利用CMOS传输门的边沿触发器、维持阻塞触发器、利用传输延迟时间的边沿触发器其次态均是仅取决于CP信号的上升沿（对于前两种电路）或下降沿（对于后一种电路）到达时输入的逻辑状态，而在这以前或以后，输入信号的变化对触发器输出的状态没有影响。,(4-92),总结,1.在应用触发器时，要特别注意触发形式，否则很容易造成整个数字系统工作不正常。,2.边沿触发抗干扰能力强，且不存在空翻，应用较广泛。,(4-93),例：四人抢答电路。四人参加比赛，每人一个按钮，其中最先按下按钮者，相应的指示灯亮；其他人再按按钮不起作用。,电路的核心是74LS175，其内部包含了四个D触发器，各输入、输出以字头相区别，管脚图见下页。,5.8应用举例,(4-94),1Q,1D,2Q,2D,GND,4Q,4D,3Q,3D,时钟,清零,USC,公用清零,公用时钟,74LS175管脚图,(4-95),+5V,D1,D2,D3,D4,CLR,CP,CP,赛前先清零,输出为零发光管不亮,74LS175,(4-96),D1,D2,D3,D4,CLR,CP,+5V,CP,反相端都为1,1,74LS175,(4-97),D1,D2,D3,D4,CLR,CP,CP,+5V,若有一按钮被按下，比如第一个钮。,0,0,此时其它按钮再按下，由于没有CP不起作用。,(4-98),作业,52，54，55，57，516，518，520，,(4-99),