电子系统设计——第4章数字系统设计(讲稿)ppt课件.ppt

1TM成都理工大学工程技术学院电子信息工程系成都理工大学工程技术学院电子信息工程系电子系统设计电子系统设计第第4 4章章 数字系统设计数字系统设计授课人：石坚授课人：石坚 （讲师）（讲师） 2TM2电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 本章学习的意义和方法本章学习的意义和方法nCPLD/FPGA的应用在当前非常广泛全面的应用在当前非常广泛全面,其发其发展势头迅猛展势头迅猛,掌握其设计此其时也掌握其设计此其时也 n基于基于CPLD/FPGA的数字系统有助于同学的数字系统有助于同学自主自主创新能力创新能力的提高的提高n掌握掌握CPLD/FPGA数字系统的设计方法有助于数字系统的设计方法有助于同学们为将来同学们为将来选定发展方向选定发展方向n掌握数字系统设计应采用掌握数字系统设计应采用循序渐进循序渐进的方式，结的方式，结合实验开发板的设计，由硬到软进行合实验开发板的设计，由硬到软进行3TM3电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 AlteraAltera公司器件系列简介公司器件系列简介4TM4电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 AlteraAltera公司器件性能对照表公司器件性能对照表5TM5电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 1 1、MAX7128MAX7128开发板的设计及应用开发板的设计及应用硬件配置：a) EPM7128Sb) MAX232c) AT24C02d) 4*4 矩阵按键矩阵按键e) 8 段数码管段数码管f) 蜂鸣器蜂鸣器g) 拨码开关拨码开关h) LED 灯灯i) 40M 晶振晶振6TM6电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 可完成以下实验内容：可完成以下实验内容：7TM7电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 （1 1）核心）核心电路（包电路（包括复位和括复位和时钟电路时钟电路）原理图）原理图8TM8电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 （2 2）电源电路）电源电路EPM7128SLC84-15 EPM7128SLC84-15 采用采用5V 5V 供电，其供电，其I/O I/O 口电平与口电平与5V 5V 电平兼容。采用电平兼容。采用AS1117 AS1117 将将7.5V 7.5V 输入电压转化输入电压转化为为5V 5V 电压供给系统。使用电源一定要注意使用内电压供给系统。使用电源一定要注意使用内正外负的电源。正外负的电源。9TM9电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 （3 3）LEDLED灯电路灯电路LED LED 灯电路属于板内资源，要使用它，需要将内外灯电路属于板内资源，要使用它，需要将内外资源切换开关按下并把资源切换开关按下并把JP2 JP2 短接。短接。LEDLED灯的阳极接电灯的阳极接电源，阴级接源，阴级接CPLD CPLD 的的I/0 I/0 口，因此是低电平驱动，只口，因此是低电平驱动，只要由要由CPLD CPLD 在相应引脚给出低电平，在相应引脚给出低电平，LED LED 就会发光。就会发光。10TM10电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 VHDLVHDL源代码：跑马灯源代码：跑马灯11TM11电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 VHDLVHDL源代码：跑马灯源代码：跑马灯12TM12电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 （4 4）8 8段数码管电路段数码管电路13TM13电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 n数码管显示方法可分为静态显示和动态显示两种。静态显示就是每个数码管的8 段输入各自分开，其COM 口电平一直有效。它的优点是控制方便，显示稳定，但要占用较多的I/O口。n动态显示的原理是：各个数码管的段输入相应位接在一起，共同占用8 位数据线；公共端分开，利用扫描和人视觉上的短暂停留性，依次给出各个数码管COM 端使能信号，并同时给出各数码管的数据。它的优点是占用I/O 口少，但控制较静态显示复杂。一般在数码管较多的情况下都采用动态显示。（4 4）8 8段数码管电路段数码管电路14TM14电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 VHDLVHDL源代码：源代码：7 7段数码管段数码管15TM15电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 VHDLVHDL源代码：源代码：7 7段数码管段数码管16TM16电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 VHDLVHDL源代码：源代码：7 7段数段数码管码管17TM17电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 （5 5）矩阵键盘电路）矩阵键盘电路1 1 等待按键并识别按等待按键并识别按键位置：按一定的频率键位置：按一定的频率用低电平循环扫描行线用低电平循环扫描行线Y0-Y3Y0-Y3，同时检测列线，同时检测列线的状态，一旦判断有一的状态，一旦判断有一列为低则表示有键被按列为低则表示有键被按下，停止扫描并保持当下，停止扫描并保持当前行线的状态，再读取前行线的状态，再读取列线的状态从而得到当列线的状态从而得到当前按键的键码。前按键的键码。2 2 等待按键弹起：检等待按键弹起：检测到各列线都变成高点测到各列线都变成高点平后，重新开始扫描过平后，重新开始扫描过程，等待下一次按键。程，等待下一次按键。18TM18电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 VHDLVHDL源代码：矩阵键盘源代码：矩阵键盘19TM19电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 VHDLVHDL源代码：矩阵键盘源代码：矩阵键盘20TM20电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 VHDLVHDL源代码：矩阵键盘源代码：矩阵键盘21TM21电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 VHDLVHDL源代码：矩阵键盘源代码：矩阵键盘22TM22电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 （6 6）拨码开关）拨码开关开发板上设计了开发板上设计了一组一组8 8位的拨码位的拨码开关，开关，ONON为低电为低电平，平，OFFOFF为高电为高电平。拨码开关可平。拨码开关可供用户输入一些供用户输入一些高低电平。高低电平。23TM23电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 （7 7）蜂鸣器）蜂鸣器蜂鸣器使用很蜂鸣器使用很方便，电流通方便，电流通过时蜂鸣器发过时蜂鸣器发出响声。如图出响声。如图可见，只要将可见，只要将蜂鸣器与蜂鸣器与CPLD CPLD 相连的相连的 I/O I/O 口口 P12 P12 置为置为低电平，就可低电平，就可以驱动蜂鸣器以驱动蜂鸣器发声发声。24TM24电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 （8 8）I2C 接口的接口的E2PROM AT24C02AT24C02开发板上的开发板上的AT24C02 AT24C02 是一个是一个I2C I2C 接口的接口的256 256 Bytes Bytes 的的E2PROM E2PROM 存储器。用户可以存储器。用户可以根据开发板上的实根据开发板上的实验例程熟悉验例程熟悉I2C I2C 总线的协议和总线的协议和CPLD CPLD 读写读写E2PROM E2PROM 存储器的操作存储器的操作。25TM25电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 I2C I2C 总线最主要的优点是其简单性和有效性。总线最主要的优点是其简单性和有效性。由于接口直接在组件之上，因此由于接口直接在组件之上，因此I2C I2C 总线占用的总线占用的空间非常小，减少了电路板的空间和芯片管脚的空间非常小，减少了电路板的空间和芯片管脚的数量，降低了互联成本。数量，降低了互联成本。总线的长度可高达总线的长度可高达25 25 英尺，并且能够以英尺，并且能够以10Kbps 10Kbps 的最大传输速率支持的最大传输速率支持40 40 个组件。个组件。I2C I2C 总线的另一个优点是，它支持多主控总线的另一个优点是，它支持多主控( (multimasteringmultimastering) )， 其中任何能够进行发送和接其中任何能够进行发送和接收的设备都可以成为主总线。一个主控能够控制收的设备都可以成为主总线。一个主控能够控制信号的传输和时钟频率。当然，在任何时间点上信号的传输和时钟频率。当然，在任何时间点上只能有一个主控。只能有一个主控。I2C I2C 总线特点总线特点26TM26电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 I2C I2C 总线在传送数据过程中共有四种类型信号，总线在传送数据过程中共有四种类型信号， 它们分它们分别是：开始信号、结束信号、应答信号和数据信号。别是：开始信号、结束信号、应答信号和数据信号。开始信号：开始信号：SCL SCL 为高电平时，为高电平时，SDA SDA 由高电平向低电平跳变由高电平向低电平跳变，开始传送数据。，开始传送数据。结束信号：结束信号：SCL SCL 为高电平时，为高电平时，SDA SDA 由低电平向高电平跳变，由低电平向高电平跳变，结束传送数据。结束传送数据。应答信号：接收数据的应答信号：接收数据的 IC IC 在接收到在接收到8bit 8bit 数据后，向发送数据后，向发送数据的数据的IC IC 发出特定的低电平脉冲，表示已收到数据。控制发出特定的低电平脉冲，表示已收到数据。控制单元向受控单元发出一个信号后，等待受控单元发出一个应单元向受控单元发出一个信号后，等待受控单元发出一个应答信号，控制单元接收到应答信号后，根据实际情况作出是答信号，控制单元接收到应答信号后，根据实际情况作出是否继续传递信号的判断。若未收到应答信号，可判断为受控否继续传递信号的判断。若未收到应答信号，可判断为受控单元出现故障。单元出现故障。数据信号和应答信号都必须在数据信号和应答信号都必须在 SCL SCL 为低电平时变化，在为低电平时变化，在SCL SCL 为高电平时保持数据稳定。为高电平时保持数据稳定。总线的构成及信号类型总线的构成及信号类型27TM27电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 （9 9）RS232电路电路RS232 RS232 是一种串是一种串行通信接口标准行通信接口标准。RS232 RS232 电平标电平标准与准与CPLD CPLD 不兼不兼容，因此使用一容，因此使用一块块MAX232MAX232进行电进行电平转换。可以参平转换。可以参考实验例程安排考实验例程安排的一个简单的的一个简单的CPLD CPLD 和和PC PC 进行进行串口通信的程序串口通信的程序，以了解串口通，以了解串口通信的基本方法。信的基本方法。28TM28电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 （1010）LCD接口电路接口电路液晶模块也是一种显示器件，具有液晶模块也是一种显示器件，具有显示形式丰富，显示质量高，接口简显示形式丰富，显示质量高，接口简单，体积小重量轻，功耗小的特点。单，体积小重量轻，功耗小的特点。液晶显示模块根据显示方式和内容液晶显示模块根据显示方式和内容的不同可以分为，数显液晶模块，液的不同可以分为，数显液晶模块，液晶点阵字符模块和点阵图形液晶模块晶点阵字符模块和点阵图形液晶模块三种。三种。1602 是一种液晶点阵字符模块。是一种液晶点阵字符模块。1602 操作非常方便，带有内置的操作非常方便，带有内置的192 中字符，用户还可定义中字符，用户还可定义8 个个5*8 点阵点阵字符或字符或4 个个5*11 点阵字符。显示时只点阵字符。显示时只要按照其时序要求初始化好显示方式要按照其时序要求初始化好显示方式，并把要显示的数据写入相应的位置，并把要显示的数据写入相应的位置RAM 就可以。就可以。29TM29电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 （1111）并口下载器电路并口下载器电路30TM30电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 VHDLVHDL基本结构简单归纳基本结构简单归纳（1）实体说明）实体说明举例：多路选择器的实体说明举例：多路选择器的实体说明31TM31电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 VHDLVHDL基本结构简单归纳基本结构简单归纳（2）结构体）结构体举例：多路选择器的结构体举例：多路选择器的结构体32TM32电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 VHDLVHDL时序电路的描述时序电路的描述（3）简单时序电路的）简单时序电路的VHDL描述描述D D触发器触发器33TM33电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 VHDLVHDL基本语句归纳基本语句归纳（4）IF语句概述语句概述34TM34电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 VHDLVHDL基本语句归纳基本语句归纳（5）CASE语句应用要点语句应用要点35TM35电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 VHDLVHDL基本语句归纳基本语句归纳（6）条件信号赋值语句归纳）条件信号赋值语句归纳异或门举例说明：异或门举例说明：36TM36电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 VHDLVHDL基本语句归纳基本语句归纳（7）选择信号赋值语句归纳）选择信号赋值语句归纳异或门举例说明：异或门举例说明：37TM37电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 VHDLVHDL基本语句归纳基本语句归纳（8）进程语句归纳）进程语句归纳其余归纳请参看：其余归纳请参看：http:/www.fpga- 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 2 2、EP1K30TC144EP1K30TC144实验开发装置实验开发装置FPGA实验开发系统实验开发系统(DSP+FPGA二合一二合一)39TM39电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 取下取下TMS320VC54xDSP开发板即可进行独立的开发板即可进行独立的FPGA实验实验2 2、EP1K30TC144EP1K30TC144实验开发装置实验开发装置40TM40电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 FPGA实验开发系统资源介绍实验开发系统资源介绍2 2、EP1K30TC144EP1K30TC144实验开发装置实验开发装置41TM41电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 双机应答器双机应答器 VGAVGA显示器控制器显示器控制器液晶显示控制器液晶显示控制器秒表秒表函数信号发生器函数信号发生器电压表电压表自动售饮料控制器自动售饮料控制器数字密码锁数字密码锁出租车自动计费器出租车自动计费器简易交通灯控制器简易交通灯控制器数字式频率计数字式频率计多功能数字钟多功能数字钟可完成数字系统开发设计的题目可完成数字系统开发设计的题目42TM成都理工大学工程技术学院电子信息工程系成都理工大学工程技术学院电子信息工程系电子系统设计电子系统设计第第4 4章章 数字系统设计数字系统设计授课人：石坚授课人：石坚 （讲师）（讲师） VCCINT85GNDINT40GNDINT15GNDINT52GNDINT6GNDINT66GNDINT93GNDINT139GNDINT129GNDINT84GND_CKLK57GNDINT58GNDINT25GNDINT104VCC_CKLK53VCCINT75VCCINT103VCCINT50VCCINT16VCCINT127VCCIO5VCCIO134VCCIO115VCCIO45VCCIO24GNDINT123VCCIO94VCCIO61VCCIO71I/O81I/O101I/O82I/O99I/O73I/O80I/O69I/O70I/O86I/O87I/O79I/O98I/O102I/O118I/O117I/O130I/O131I/O132I/O133I/O135I/O136I/O137I/O138I/O119I/O140I/O120I/O121I/O78I/O100I/O83I/O72I/O95I/O96I/O90I/O91I/O89I/O88I/O97I/O92I/O31I/O30I/O32I/O33I/O36I/O37I/O38I/O39I/O51I/O41I/O43I/O44I/O46I/O47I/O48I/O49I/O59I/O60I/O62I/O63I/O64I/O65I/O67I/O68I/O23I/O10I/O12I/O20I/O22I/O28I/O13I/O17I/O18I/O19I/O26I/O27I/O29I/O21I/O8I/O9CLK125CLK/GCLK55INPUT126INPUT124INPUT54INPUT56TCK1TDI105TDO4TMS34DATA0108DATA1109DATA2110DATA3111DATA4112DATA5113DATA6114DATA7116CONF_DONE2MSEL077MSEL176nCE106nCEO3nCONFIG74nSTATUS35DCLK107CLKUSR7CS143DEV_CLRn122DEV_OE128INIT_DONE14LOCK42nCS144nRS141nWS142RDYnBSY11U1EP1K30TC144-1S16S28S39S412a11b7c4d2e1f10g5dp3U4SR420561KS16S28S39S412a11b7c4d2e1f10g5dp3U5SR420561K1G1A121Y118A241Y216A361Y314A481Y412VCC20GND102G19B1112Y19B2132Y27B3152Y35B4172Y43U274HC2441G1A121Y118A241Y216A361Y314A481Y412VCC20GND102G19B1112Y19B2132Y27B3152Y35B4172Y43U374HC244+5V+5VFPGA_SAFPGA_SBFPGA_SCFPGA_SDFPGA_SEFPGA_SFFPGA_SGFPGA_SDPFPGA_SAFPGA_SBFPGA_SCFPGA_SDFPGA_SEFPGA_SFFPGA_SGFPGA_SDPFPGA_SL1FPGA_SL2FPGA_SL3FPGA_SL4FPGA_SL5FPGA_SL6FPGA_SL7FPGA_SL8FPGA_SL1FPGA_SL2FPGA_SL3FPGA_SL4FPGA_SL5FPGA_SL6FPGA_SL7FPGA_SL8R1470R2470R3470R4470R5470R6470R7470R8470SEG_ASEG_BSEG_CSEG_DSEG_FSEG_ESEG_GSEG_DPSEG_ASEG_BSEG_CSEG_DSEG_ESEG_FSEG_GSEG_DPSEL_1SEL_2SEL_3SEL_4SEL_5SEL_6SEL_7SEL_8SEG_ASEG_BSEG_CSEG_DSEG_ESEG_FSEG_GSEG_DPSEL_1SEL_2SEL_3SEL_4SEL_5SEL_6SEL_7SEL_8PIN144:PIN143:PIN142:PIN141:PIN140:PIN138:PIN137:PIN136:PIN135:PIN133:PIN132:PIN131:PIN130:PIN128:PIN122:PIN121:数 码 显 示 管 管 脚 分 配12345678161514131211109ONS2SW-DIP8SW1SW2SW3SW4SW5SW6SW7SW8K5SW SPDTR95.1KR105.1KR115.1KR125.1KR135.1KR145.1KR155.1KR165.1K+3.3VCMOS逻 辑 电 路 电 源 可 以 是 +3.3VPIN31:PIN33:PIN32:PIN37:PIN36:PIN39:PIN38:PIN41:拨 码 开 关 管 脚 分 配IDE_D11IDE_D10IDE_D5IDE_D9IDE_D6IDE_D8IDE_D7IDE0_RSTDB1 LEDDB2 LEDDB3LEDDB4 LEDDB5 LEDDB6 LEDDB7 LEDDB8 LEDR17470R18470R19470R20470R21470R22470R23470R24470LED1LED2LED3LED4LED5LED6LED7LED8PIN29:PIN28:PIN27:PIN26:PIN23:PIN22:PIN21:PIN7:流 水 灯 管 脚 分 配DB9LEDDB10 LEDDB11LEDDB12 LEDDB13 LEDDB14 LEDDB15 LEDDB16 LEDR25470R26470R27470R28470R29470R30470R31470R32470LED9LED10LED11LED12LED13LED14LED15LED16PIN9:PIN11:PIN12:PIN13:PIN14:PIN17:PIN18:PIN19:IDE_D12IDE_D3IDE_D13IDE_D2IDE_D14IDE_D1IDE_D15IDE0_CS0IDE_A0IDE_A1INT0IDE_A4IDE_RDYIDE_RDIDE_WEIDE_A312345678910111213141516171819202122232425262728293031323334353637383940JP2HEADER 20X2IDE_D12IDE_D312345678910111213141516171819202122232425262728293031323334353637383940JP1HEADER 20X2LED1LED2LED4LED6LED8LED10LED12LED14LED16SKEY1SKEY2SKEY3SKEY4SKEY5SKEY6SKEY7SKEY8LED3LED5LED7LED9LED11LED13LED15开 关 量 输 入 输 出 模 块 接 口数 据 通 信 模 块 接 口GNDGND+3.3VGNDGNDGNDGNDGNDGNDIDE_D13IDE_D14IDE_D15IDE_A0INT0IDE_RDYIDE_WEIDE_D0NCLED6LED4LED2IDE_D4NCSW3SW5SW7SW6SW4SW2SW1LED1LED3LED5LED7LED8LED9LED10LED11LED12LED13LED14LED15LED16IDE_A2NCSW8IDE0_CS1NCIDE_D2IDE_D1IDE0_CS0IDE_A1IDE_A4IDE_RDIDE_A3IDE_D11IDE_D10IDE_D5IDE_D9IDE_D6IDE_D8IDE_D7IDE0_RSTIDE_D0IDE_D4IDE_A2IDE0_CS1K6SW SPDTK7SW SPDTK8SW SPDTK1SW-PBK2SW-PBK3SW-PBK4SW-PBR335.1KR345.1KR355.1KR365.1KR375.1KR385.1KR395.1KR405.1K+3.3VKEY1KEY2KEY3KEY4KEY5KEY6KEY7KEY8PIN101:PIN102:PIN109:PIN110:PIN99:PIN100:PIN97:PIN98无 锁 定 功 能 的 按 键 管 脚 分 配含 锁 定 功 能 的 按 键 管 脚 分 配12345678161514131211109ONS1SW-DIP8TCK1TDO1TMS1TDI1TCK2TCK3TDO2TDO3TMS2TMS3TDI2TDI312345678910JP3HEADER 5X2TDI1B7TMS1TDO1TCK1GNDB8B6VCCGNDTDO2TMS2TCK2TDI2DCLK4VCCSEL5NC6NC7OE8nCS9GND10TDI11nCASC12nINIT_CONF13VPPSEL14NC15NC16NC17VPP18TMS19VCC20TDO21DATA22TCK23U6EPC2LC20DCLKDCLK+3.3VnSTATUSR4110K+3.3VCONF_DOWNCONF_DOWNGNDTDI3nCONFIGnCONFIGnSTASUSR4210KR4310K+3.3V+5VTMS3+3.3VTDO3DATA0TCK3GNDGNDGNDDATA01A121A241A361A482A1112A2132A3152A4171Y1181Y2161Y3141Y4122Y192Y272Y352Y431G12G19U774HC244R57100RR58100RR59100RR60100RR61100RR62100RR44100RR45100RR46100RR48100RR47100RR512K2R522K2R532K2R562K2R65100RVCC25-Pin Male HeaderConnectionsGND12345678910111213141516171819202122232425J1CON25GNDC2C3C8C11C13C14C15C2C3C6C8C11C12C13C14C15TDI1B7TMS1TDO1TCK11A121A241A361A482A1112A2132A3152A4171Y1181Y2161Y3141Y4122Y192Y272Y352Y431G12G19U874HC244C4C5GNDR49100RB8R50100RB6R63100RR64100RC4C5R542K2R552K2C10GNDQ1390412U9A74LS0434U9B74LS04VCC14GND7A5Y6U9C74LS04Y112MR651KR661KC110nF+5V对 称 式 石 英 晶 体 多 谐 振 荡 器 电 路12MHz:PIN1251110U9E74LS0498U9D74LS041312U9F74LS04Y24.194304MHzR671KR681KC210nF4.194304MHz:PIN124NC1GND2OUT3VCC4U10 ACTIVE_CRYSTAL+5V有 源 晶 振4.194304MHz12MHz50MHz50MHzPIN55:晶 振 频 率 源 输 入 管 脚 分 配1J2CON1TES11J3CON1TES21J4CON1TES31J5CON1TES4PIN63:PIN65:PIN64:PIN67:信 号 输 出 测 试 引 脚 管 脚 分 配TES1TES2TES3TES4CLK12ANA IN19REFT17REFTS16REFB23REFBS22AGND21AGND20VDDA18VDDA15VDDA14VDDD13VDDD11DGND24DGND2OE1D13D24D35D46D57D68D79D810U11TLC5510AD_CLK1J6CON1+5VRW110K+5VC310uFC40.1uF+5VC50.1uFC60.1uFC70.1uF+5VR69330R70330R71330R72330R73330R74330R75330R76330AD_CSAD_D1AD_D2AD_D3AD_D4AD_D5AD_D6AD_D7AD_D8:PIN82:PIN81:PIN80:PIN79:PIN78:PIN73:PIN72:PIN70:PIN83PIN69:AD转 换 器 管 脚 分 配AD_D1AD_D2AD_D3AD_D4AD_D5AD_D6AD_D7AD_D8AD_CSAD_CLKDB74DB65DB56DB47DB38DB29DB110DB011OUT112OUT213RFB16REF15VDD14GND3WR13CS12U12TLC7524D1D232184U13ATL082567U13BTL082-12V+12VC80.1uFC90.1uF+5VDA_CSC100.1uFDA_D0DA_D1DA_D2DA_D3DA_D4DA_D5DA_D6DA_D7PIN87:PIN88:PIN89:PIN90:PIN91:PIN92:PIN95:PIN96:PIN86DA_D0DA_D1DA_D2DA_D3DA_D4DA_D5DA_D6DA_D7DA_CSR771KR781KR791KR801K+5V1J7CON11J8CON1C1+1C1-3C2+4C2-5Vs+2Vs-6VCC16GND15T1IN11T1OUT14T2IN10T2OUT7R1OUT12R1IN13R2OUT9R2IN8U14 MAX232+5V+5VGNDC111uC121uC131uC141uC151u162738495J9SC9PC_TXDPC_RXD串口通信电路:PIN120:PIN119DATA1NC2GND3VCC4CLK5NC6J10PS2-6PIN+5VVCC14GND7A1Y2U15A74LS04PS2_DATA34U15B74LS04PS2_CLKGND+5VPIN:118PIN117:RED1GREEN2BLUE3HS13VS14ID112ID011KEY9SGND10BGND8GGND7RGND6GND5ID24ID315J11VGA_PORTR81100R82100R83100VGA_REDVGA_GREENVGA_BLUE56U8C74LS0498U8D74LS04VGA_HSVGA_VSPIN113:PIN112:PIN111:PIN116:PIN114:DA转 换 器 管 脚 分 配串 口 管 脚 分 配VGA接 口 电 路 管 脚 分 配PS II接 口 电 路 管 脚 分 配PS2_DATAPS2_CLKPC_RXDPC_TXDVGA_HSVGA_VSVGA_REDVGA_GREENVGA_BLUEVDD1VSS2V03RST4CS15CS26WR7A08D09D110D211D312D413D514D615D716LED+17LED-18U16122X32+5VRW25KK9SW-PBR84100+5VGNDLCD_CS1LCD_CS2LCD_A0LCD_D0LCD_D1LCD_D2LCD_D3LCD_D4LCD_D5LCD_D6LCD_D7PIN62:PIN60:PIN59:PIN51:PIN49:PIN48:PIN47:PIN46:PIN44:PIN43:PIN42:液 晶 显 示 器 管 脚 分 配LCD_D7LCD_D0LCD_D1LCD_D2LCD_D3LCD_D4LCD_D5LCD_D6LCD_A0LCD_CS2LCD_CS1+3.3V+2.5V实验系统主要电路的原理图实验系统主要电路的原理图43TM43电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 系统的各功能模块硬件单元及使用说明系统的各功能模块硬件单元及使用说明1、FPGA芯片芯片-EP1K30TC144TC这是这是Altera公司隶属于公司隶属于ACEX 1K系列的一款系列的一款低功耗低功耗FPGA芯片，其芯片，其I/O引脚可驱动引脚可驱动2.5V、3.3V、5V器件。器件。44TM44电子系统设计电子系统设计 成都理工大学工程技术学院成都理工大学工程技术学院 石坚石坚 VCCINT85GNDINT40GNDINT15GNDINT52GNDINT6GNDINT66GNDINT93GNDINT139GNDINT129GNDINT84GND_CKLK57GNDINT58GNDINT25GNDINT104VCC_CKLK53VCCINT75VCCINT103VCCINT50VCCINT16VCCINT127VCCIO5VCCIO134VCCIO115VCCIO45VCCIO24GNDINT123VCCIO94VCCIO61VCCIO71I/O81I/O101I/O82I/O99I/O73I/O80I/O69I/O70I/O86I/O87I/O79I/O98I/O102I/O118I/O117I/O130I/O131I/O132I/O133I/O135I/O136I/O137I/O138I/O119I/O140I/O120I/O121I/O78I/O100I/O83I/O72I/O95I/O96I/O90I/O91I/O89I/O88I/O97I/O92I/O31I/O30I/O32I/O33I/O36I/O37I/O38I/O39I/O51I/O41I/O43I/O44I/O46I/O47I/O48I/O49I/O59I/O60I/O62I/O63I/O64I/O65I/O67I/O68I/O23I/O10I/O12I/O20I/O22I/O28I/O13I/O17I/O18I/O19I/O26I/O27I/O29I/O21I/O8I/O9CLK125CLK/GCLK55INPUT126INPUT124INPUT54INPUT56TCK1TDI105TDO4TMS34DATA0108DATA1109DATA2110DATA3111DATA4112DATA5113DATA6114DATA7116C O N F_D O N E2M SE L 077M SE L 176nC E106nC E O3nC O N FIG74nST A T U S35D C L K107C L K U SR7C S143D E V _C L R n122D E V _O E128IN IT _D O N E14L O C K42nC S144nR S141nW S142R D Y nB SY11U 1E P1K 30T C 144-1FPG A _SAFPG A _SBFPG A _SCFPG A _SDFPG A _SEFPG A _SFFPG A _SGFPG A _SD PFPG A _SL 1FPG A _SL 2FPG A _SL 3FPG A _SL 4FPG A _SL 5FPG A _SL 6FPG A _SL 7FPG A _SL 8IDE_D11IDE_D10IDE_D5IDE_D9IDE_D6IDE_D8IDE_D7IDE0_RSTIDE_D12IDE_D3IDE_D13IDE_D2IDE_D14IDE_D1IDE_D15IDE0_C S0IDE_A0IDE_A1INT0IDE_A4IDE_R DYIDE_R DIDE_WEIDE_A3IDE_D0IDE_D4IDE_A2IDE0_C S1TDO2TMS2TCK2TDI2DC LKC ONF_DOWNnC ONFIGnSTASUSGNDGNDGND