数字电子技术基础课件ppt.ppt

第一章：数字逻辑基础第一章：数字逻辑基础1.1引言1.2数制的概念1.3常用数制间的转换1.4带符号数的表示方法1.5二进制数的算术运算1.6码制1.7逻辑代数基础1.8逻辑函数的表示方法及标准形1.9 逻辑函数的化简1.10 具有无关项逻函及其化简1.1 引言引言1.1.1 1.1.1 数字量和模拟量数字量和模拟量模拟量：模拟量：随时间是连续变化的物理量。随时间是连续变化的物理量。特点：具有连续性。特点：具有连续性。表示模拟量的信号叫做模拟信号。表示模拟量的信号叫做模拟信号。工作在模拟信号下的电子电路称为模拟电路。工作在模拟信号下的电子电路称为模拟电路。数字量：数字量：时间、幅值上不连续的物理量。时间、幅值上不连续的物理量。特点：具有离散性。特点：具有离散性。表示数字量的信号叫做数字信号。表示数字量的信号叫做数字信号。工作在数字信号下的电子电路称为数字电路。工作在数字信号下的电子电路称为数字电路。1.2 数制的概念数制的概念noiiimmnnnnDaaaaaaD101010101010110011通式：通式：1.2.1 十进制十进制(Decimal)有十个数码：有十个数码：0 0、1 1、99；逢十进一（基数为十）；逢十进一（基数为十）；可展开为以可展开为以1010为底的多项式。为底的多项式。如：（如：（48.63）21011031061081041.2.2 二进制（二进制（Binary)有两个数码：有两个数码：0 0、1 1；逢二一（基数为逢二一（基数为2 2）；）；可展为以可展为以2 2为底的多项式。为底的多项式。如：如：DDB)375. 5()2120212021 ()01.101(21012式中：式中：同理：用同样方法可分析十六进制数，此处不再说明。同理：用同样方法可分析十六进制数，此处不再说明。i2称为位权。称为位权。十进制二进制十进制二进制00000810001000191001200101010103001111101140100121100501011311016011014111070111151111下面说明十进制与二进制间的对应关系：二、数制转换二、数制转换1、二十、二十方法：按位权展开再求和即可。方法：按位权展开再求和即可。2、十二、十二整数部分：除整数部分：除2取余法取余法199 18 14 8 11 2 02 4 010011演算演算示例示例（19）D（）B小数部分：乘小数部分：乘2取整法取整法例：（例：（0.625）D（）（）B0.625 21.2500.501.00.1013、二十六、二十六方法：从小数点开始左右四位一组，然后按二、十进制的对应方法：从小数点开始左右四位一组，然后按二、十进制的对应关系直接写出即可。关系直接写出即可。如：（如：（110110010.11011）B=（1B2.D8）H1.6 码制码制内容见下表例如，一位十进制数例如，一位十进制数09十个数十个数 码，用四位二进制数表码，用四位二进制数表示时，其代码称为二示时，其代码称为二 十进制代码，简称十进制代码，简称 BCD代码。代码。用不同的数码表示不同事物的方法，就称为编码。用不同的数码表示不同事物的方法，就称为编码。为便于记忆和处理，在编码时必须遵循一定的规则，为便于记忆和处理，在编码时必须遵循一定的规则，这些规则就称为码制。这些规则就称为码制。BCD代码有多种不同的码制：代码有多种不同的码制：8421BCD 码、码、2421BCD码、码、 余余3码等，码等，十进制编码编码种类种类0123456789权权8421码码0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 18 4 2 1余余3码码0 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 02421码码（A）0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 1 1 01 1 1 12 4 2 1余余 3 循环码循环码0 0 1 00 1 1 00 1 1 10 1 0 10 1 0 01 1 0 01 1 0 11 1 1 11 1 1 01 0 1 02421码码（B）0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 12 4 2 15211码码0 0 0 00 0 0 10 1 0 00 1 0 10 1 1 11 0 0 01 0 0 11 1 0 01 1 0 11 1 1 15 2 1 11.7 逻辑代数基础逻辑代数基础逻辑代数逻辑代数(布尔代数布尔代数)用来解决数字逻辑电路的分析与设计问题。用来解决数字逻辑电路的分析与设计问题。参与逻辑运算的变量叫逻辑变量，用字母参与逻辑运算的变量叫逻辑变量，用字母A，B表示。表示。每个变量的取值非每个变量的取值非0 即即1。逻辑变量的运算结果用逻辑函数。逻辑变量的运算结果用逻辑函数来表示，其取值也为来表示，其取值也为0和和1。0 、1的含义的含义在逻辑代数及逻辑电路中，在逻辑代数及逻辑电路中，0和和1已不再具有值的概念。仅已不再具有值的概念。仅是借来表示事物的两种状态或电路的两种逻辑状态而已。是借来表示事物的两种状态或电路的两种逻辑状态而已。如：如：真真1合合1高高1取值；开关；电平。取值；开关；电平。假假0分分0低低02、与逻辑真值表、与逻辑真值表3、与逻辑函数式、与逻辑函数式4、与逻辑符号、与逻辑符号5、与逻辑运算、与逻辑运算&ABY0 0 = 0 0 1 = 0 1 0 = 0 1 1 = 1Y = A BA BY0 00 11 01 10001一、与逻辑运算一、与逻辑运算1、与逻辑定义、与逻辑定义某一事件能否发生，有若干个条件。当所有条件都满足时，某一事件能否发生，有若干个条件。当所有条件都满足时，事件才能发生。只要一个或一个以上的条件不满足，事件就不事件才能发生。只要一个或一个以上的条件不满足，事件就不发生，这种决定事件的因果关系发生，这种决定事件的因果关系“与逻辑关系与逻辑关系”。1.7.1 三种基本逻辑运算三种基本逻辑运算二、二、 或逻辑运算或逻辑运算A B0 11 01 1 Y0 1 112、或逻辑真值表、或逻辑真值表3 、 或逻辑函数式或逻辑函数式4 、 或逻辑符号或逻辑符号Y=A+B0+0=0； 0+1=1； 1+0=1； 1+1=15、或逻辑运算、或逻辑运算11ABY1 1、或逻辑或逻辑定义定义0 0某一事件能否发生，有若干个条件。某一事件能否发生，有若干个条件。只要一个或一个以上只要一个或一个以上的条件满足，事件就能发生的条件满足，事件就能发生；只有当所有条件都不满足时，事；只有当所有条件都不满足时，事件就不发生，这种决定事件的因果关系件就不发生，这种决定事件的因果关系“或逻辑关系或逻辑关系”。三、三、 非运算非运算 条件具备时，事件不能发生；条件不具备时事件一定条件具备时，事件不能发生；条件不具备时事件一定发生。这种决定事件的因果关系称为发生。这种决定事件的因果关系称为“非逻辑关系非逻辑关系”。 5 、 非逻辑运算非逻辑运算4、 非逻辑符号非逻辑符号3 、非逻辑函数式、非逻辑函数式2、非逻辑真值表、非逻辑真值表AY0110Y = A1AY0 = 11 1 、非、非逻辑逻辑定义定义 1 = 01.7.2 几种最常见的复合逻辑运算几种最常见的复合逻辑运算1 、 与非与非Y = A B&ABYAB0 0 0 11 01 1 Y1 1102 、 或非或非11ABYAB0 0 0 11 01 1 Y1 000Y = A + B3 、 同或同或AB0 0 0 11 01 1 Y1 001Y= AB+A B =ABABY4 、 异或异或AB0 0 0 11 01 1 Y0 110ABY1Y= AB+AB =A B1.7.3 逻辑代数的基本公式和常用公式逻辑代数的基本公式和常用公式序号序号公式公式序号序号公式公式910A=021A=AA=A3AA=AA=A45AB=BB=BA A6A(B(BC)=(AC)=(AB)B)C C7A(B+C)=A(B+C)=AB+AB+AC C8AA=0A=0AB=A+BB=A+BA=A100 = 1111213141516171819A+AB=A+BB=A+B1= 01+A=10+A=AA+A=AA+B=B+AA+(B+C)=(A+B)+CA+BC=(A+B)C=(A+B)(A+C)(A+C)A+A=1A+B = A+B = AB B1112131415161718试证明： A+AB=A1) 列真值表证明列真值表证明2) 利用基本公式证明利用基本公式证明 1、A+AB = A+B的推广A+ABC = A+BCAB+ABC = AB+CA+AB = A+ BAB+ABC = AB+C2、AB = A+B的推广ABC = A+B+C同理：A+B+C = A B C二、推广举例二、推广举例A BA+AB0+00=00+01=0 1+10=11+11=1A0011 A+AB=A(1+B)=A1=A 常用公式的证明与推广常用公式的证明与推广一、证明举例一、证明举例0 00 11 01 13、冗余律ABACBCABAC1.7.4 逻辑代数的基本定理逻辑代数的基本定理1.4.1代入定理代入定理在逻辑代数中，如将等式两边相同变量都代之以另在逻辑代数中，如将等式两边相同变量都代之以另一逻函，则等式依然成立。一逻函，则等式依然成立。如：如：AABAB故：故：AC+D+AC+DBAC+D+B1.4.2反演定理反演定理将逻函中的将逻函中的“+”变变“”，“”变变“+”；“0”变变“1”，“1”变变“0”；原变量变反变量，反变量变原变量，所得新式即；原变量变反变量，反变量变原变量，所得新式即为原函数的反函数。为原函数的反函数。将逻函中的将逻函中的“+”变变“”，“”变变“+”；“0”变变“1”，“1”变变“0”；变量不变，所得新式即为原函数的对偶式。；变量不变，所得新式即为原函数的对偶式。如：如：Y（A+BCD）E，则，则YA（B+C+D）+EA（B+CD）+E1.4.3对偶定理对偶定理如：如：YA（B+C），则），则YA+BC1.8 逻辑函数的表示方法及标准形式逻辑函数的表示方法及标准形式二、真值表二、真值表一、一、 逻辑函数表达式逻辑函数表达式YABC+ABC+ABCABCY00000101001110010111011100000111上述逻函的真值表如右表所示。上述逻函的真值表如右表所示。逻函是以表达式的形式反应逻逻函是以表达式的形式反应逻辑功能。辑功能。真值表是以表格的形式反应真值表是以表格的形式反应逻辑功能。逻辑功能。1.8.1 逻辑函数及表示方法逻辑函数及表示方法1.8.1 逻辑函数及表示方法逻辑函数及表示方法三、逻辑图三、逻辑图以逻辑符号的形式反应逻辑功能。与上述逻函对应的以逻辑符号的形式反应逻辑功能。与上述逻函对应的逻辑电路如下逻辑电路如下逻辑功能还有其逻辑功能还有其它描述方法。它描述方法。&1111ABCY四、各种逻辑功能描述方法间的转换关系四、各种逻辑功能描述方法间的转换关系逻函逻函真值真值表表逻辑逻辑图图例：例：已知逻辑图，求其真值表。已知逻辑图，求其真值表。解：解：先由逻辑图写出逻函表达式，再将逻函表达式化先由逻辑图写出逻函表达式，再将逻函表达式化为与或式并以此列出真值表。为与或式并以此列出真值表。YAABBAB AAB+BABA（A+B）+B（A+B）AB+ABABY000110110011&ABY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A B CA B CA B CA B CA B CA B CA B CA B C编号m0m1m2m3m4m5m6m7A B C最小项) 7 , 6 , 5 , 3 ()()()(6735mmmmmCABABCBCACBACCABBCACBAABCBABAABCBAABABCBAABY1.9.1化简的意义化简的意义先看一例：先看一例：1.9 逻辑函数的化简逻辑函数的化简11&11BACY与或表达式与或表达式与或非表达式与或非表达式与非与非表达式与非与非表达式或非或非表达式或非或非表达式或与表达式或与表达式=ABAC=(A+B)(A+C)=AB+ACY=AB+AC=AB+AC=A+B+A+C可见，同一逻函可可见，同一逻函可以有多种表达方式，以有多种表达方式，对应有不同的实现电对应有不同的实现电路。路。那么哪种实现电那么哪种实现电路的方案最简单呢？路的方案最简单呢？因此，化简就成为最因此，化简就成为最重要、最有实际意义重要、最有实际意义的问题了。的问题了。化简的原则化简的原则1、表达式中乘积项最少（所用的门最少）；、表达式中乘积项最少（所用的门最少）；2、乘积项中的因子最少（门的输入端数最少）；、乘积项中的因子最少（门的输入端数最少）；3、化为要求的表达形式（便于用不同的门来实现）。、化为要求的表达形式（便于用不同的门来实现）。1.9.3逻函的卡诺图化简法逻函的卡诺图化简法CBACBAABCY000001010011100101110111CBADCBADCBADACDABCDCBACBCABCBADCABDCABDCBADCBAmmmm131254DBmmmm10820Dmmmmmmmm141210864201.10约束逻函的化简法约束逻函的化简法0)15,14,13,12,11,10(mDCBADBCADCBADCBADCBAYDCDCYDCBDCADCAY第二章：门电路第二章：门电路2.1引言引言2.2二、三极管的开关特性二、三极管的开关特性2.3最简单的与、或、非门电路最简单的与、或、非门电路2.4TTL门电路门电路2.5CMOS门电路门电路2.2二、三极管的开关特性二、三极管的开关特性2.1概述概述 用以实现基本逻辑运算和复合逻辑运算的单元电路统称用以实现基本逻辑运算和复合逻辑运算的单元电路统称 为为 门电路门电路一、门电路一、门电路二、正、负逻辑二、正、负逻辑2.3最简单的与、或、非门电路最简单的与、或、非门电路A BY0V 0V0V 3V3V 0V3V 3V0.7V0.7V0.7V3.7VA BY0 00 11 01 100015VRABYD2D10V3V0.7V3.7VA BY0 00 11 01 10111AY01102.4TTL门电路门电路1111111111&1111&1&IHOHOHCCLnImIVVR(max)ILLMOLCCLImIVVR(min)11&2.5 其它类型的双极型其它类型的双极型数字数字集成电路集成电路2.4.5 改进型改进型TTL电路电路2.6CMOS门电路门电路2.6.1CMOS反相器反相器2.6.2CMOS反相器的输入、输出特性反相器的输入、输出特性A 0101B 0011Y 11102.6.3CMOS与非门与非门2.6.4CMOS传输门和双向开关传输门和双向开关第三章：组合逻辑电路第三章：组合逻辑电路3.1引言引言3.2组合逻辑电路的分析方法和设计方法组合逻辑电路的分析方法和设计方法3.4若干常用的组合逻辑电路若干常用的组合逻辑电路3.3组合逻辑电路中的竞争冒险现象组合逻辑电路中的竞争冒险现象3.1引言引言 电路特点：电路特点： 功能特点功能特点: 任意时刻的输出信号只与此时刻的输入信任意时刻的输出信号只与此时刻的输入信号有关，而与信号作用前电路的输出状态无关。号有关，而与信号作用前电路的输出状态无关。 不包含有记忆功能的单元电路，也没有不包含有记忆功能的单元电路，也没有反馈电路。反馈电路。 组合逻辑电路的特点组合逻辑电路的特点:数字电路数字电路组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路3.2组合逻辑电路的分析方法和设计方法组合逻辑电路的分析方法和设计方法3.2.1组合逻辑电路的分析方法组合逻辑电路的分析方法&11&ABCCBAABCCBAABCCABCBABCAY)(3.2.2组合逻辑电路的设计方法组合逻辑电路的设计方法ABCCABCBABCAYABACBCABACBC&3.3组合逻辑电路中的竞争组合逻辑电路中的竞争_冒险现象冒险现象Y=ABAC=AB+AC1&BACYG1G2G3G4Y1Y2原因分析：当原因分析：当BC1时，时，YA+A应恒等应恒等于于1但由于存在延迟时间但由于存在延迟时间tpd，使得，使得G2、G3的的输入信号不同时改变，导致输入信号不同时改变，导致G4输入信号也输入信号也不同时改变，遭成不同时改变，遭成G4的输出产生不应出现的输出产生不应出现的负脉冲，该负脉冲对后续电路将产生造成的负脉冲，该负脉冲对后续电路将产生造成干扰。干扰。称：称：A+A0型冒险。型冒险。B、C1AAY1Y2tpd2tpd1Y1BACYG1G2G3G4Y1Y2111111Y=A+B+A+C=AA+AC+AB+BCB、C0AAY1Y2tpd2tpd1Y称：称：AA1型冒险。型冒险。当当BC0时，时，YAA应恒等于应恒等于0，但，但考虑考虑tpd后，输出端出现了正的干扰脉冲。后，输出端出现了正的干扰脉冲。 判判断断方法：方法：当当其其它变它变量取常量取常值时值时，若，若逻逻函能化函能化为为A+AA+A、AAAA形式，形式，则则存在存在竞争竞争冒冒险险现现象。象。 消除方法：消除方法：在在电电路路输输出端接入出端接入滤滤波波电电容。容。 在在电电路路输输入端加入端加选选通脉冲。通脉冲。 在在逻逻函中增加冗余函中增加冗余项项。3.4常用的组合逻辑电路模块常用的组合逻辑电路模块3.4.1编码器编码器753107632176542IIIIYIIIIYIIIIY111111SIIIIIIIIIIYSIIIIIIIIYSIIIIY)()()(7656436421076543542176542SIIIIIIIIYS76543210SYYSEX&3.4.2译码器译码器1111000S2+S30111S1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7A2 A1 A0 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 1 0 0 1 1 0 0 0 00 0 0 11 0 0 1Ya Yb Yc Yd Ye Yf YgA3 A2 A1 A03.4.3数据选择器数据选择器A1 A0Y0 00 11 01 1&1&1111正常工作Y=0(不工作)输出高阻态0 00 1 1 功 能 DIS INH3.4.4加法器加法器先看一例：先看一例：1 1 0 1+ 1 0 11 1 11 0 0 1 0此例说明：只有最低位为两个数码相此例说明：只有最低位为两个数码相加，其余各位都有可能是三个数码加，其余各位都有可能是三个数码 。加得的结果必须用二位数来表示，一加得的结果必须用二位数来表示，一位反应本位和，一位反应进位。位反应本位和，一位反应进位。 半加器半加器A BSCO0 0 0 11 01 1 01100001S=AB+ABCO=AB=1ABSCOASB CO 全加器全加器A B CI S CO0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 1 0 11 1IIIIABCCBACBACBASIIIIOABCABCCBABCACS COA B CI二、多位加法器二、多位加法器串行进位：串行进位：COSA B CICOSA B CICOSA B CIS1S0C0S2A1A0A2B1B0B23.4.5数值比较器数值比较器A B Y(AB)0 0 0 1 1 0 1 1 0 1 0 1 0 0 0 0 1 0 1 0一、一、1 1位数值比较器位数值比较器BAABBAYBAYBAYBABABA)()()(11&1&1Y(AB)Y(A=B)AB二、多位数值比较器二、多位数值比较器A=A3A2A1A0B= B3 B2 B1 B0)()()(00112233)(00112233112233223333)(BABABABABAYYYBABABABAYBABABABABABABABABABAYA3B3A3B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3=B3A3B3A2B2A2B2A2=B2A2=B2A2=B2A2=B2A2=B2A2 B2A1B1A1B1A1=B1A1=B1A1=B1A1 B1 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0 0 0 1 0 1 0 A0B0A0B0 A0=B0Y(AB)A0 B 0 3.4.6用集成器件设计组合逻辑电路用集成器件设计组合逻辑电路一、用译码器设计一、用译码器设计例例1：用：用74LS138实现下列一组逻函实现下列一组逻函CBABAZCBABCACAZ31CBABCZ2解：解：先将逻函表达为最小项形式：先将逻函表达为最小项形式：Z14+6+3+5Z32+3+5Z23+7+1若令：若令：A=A2，B=A1，C=A0，则有：，则有：Z14+6+3+5 4635Y4Y6Y3Y5Z23+7+1371Y3Y7Y1Z32+3+5 235 Y2Y3Y5由由74LS138知，在译码状态下有：知，在译码状态下有：Y0=m0，Y1=m1，YY7 7= =7 7。&Z2Z1Z3A B C1 0 二、用数据选择器设计二、用数据选择器设计 一般说来，一般说来，4选选1数选器可实现数选器可实现3变变量以下的逻函，量以下的逻函，8选选1数选器可实现数选器可实现4变量以下逻函，在允许添加门电路时，变量以下逻函，在允许添加门电路时，可实现任一逻函。可实现任一逻函。例例2：用：用4选选1实现实现Z=AC+ABC+ABC解：解：ABZZ=ABC+ABC+ABC+ABC=ABC+AB+ABC若令若令A1=A，A0=B，Y=Z，则通过比，则通过比较对应项可得：较对应项可得：D0=C，D1=1，D2=C，D3=0。A1 YA0 D0D1D2D3 SCC100例例3：用：用8选选1实现逻函实现逻函Z=ABC+BD+ABCDE解：解：若令若令A2=A，A1=B ，A0=C ，Y=Z，则：，则：Z=ABC+ABCD+ABCD+ABCD+ABCD+ABCDEABC00ZD&0 1E润第五章：时序逻辑电路第五章：时序逻辑电路5.1引言引言5.2触发器触发器锲锲 而而 不不 舍舍 金金 石石 可可 镂镂5.3 同步时序逻辑电路概述同步时序逻辑电路概述5.4 同步时序逻辑电路的分析及描述方法同步时序逻辑电路的分析及描述方法5.5 异步时序逻辑电路的分析异步时序逻辑电路的分析5.6 时序逻辑电路的设计时序逻辑电路的设计5.7 常用时序逻辑电路模块常用时序逻辑电路模块5.1概述概述具有记忆功能的逻辑单元称为触发器。触发器是构成具有记忆功能的逻辑单元称为触发器。触发器是构成时序电路的基本单元。时序电路的基本单元。特点：特点：具有具有两个稳两个稳定的定的状态状态“0”0”和和“1”1”；根据需要可以置根据需要可以置“0”0”、置、置“1”1”。分类：分类：功功能能RSJKD；TT结结构构基本RS同步RS主从型。边沿型5.2触发器触发器5.2.1基本基本RS触发器触发器&RDSDQQ一、电路结构一、电路结构 两与两与非非门门交叉耦合而成。交叉耦合而成。 两输两输入端入端R RD D、S SD D，两两互互补输补输出端出端Q Q、Q Q。 用用Q Q端的端的状态状态表示表示触发触发器的器的状态状态。二、工作原理二、工作原理维持置00置11约束1*1 10 11 0Q0 0功能Q+1RDSD真值表RD直接复位端。直接复位端。SD直接置位端。直接置位端。01111000111110001001100100110011111111QQSDRD或非门时时序序图图QQSDRD状态不定动动作特点作特点输入信号时刻决定着输出状态。输入信号时刻决定着输出状态。逻辑逻辑符符号号QQRDSDQQRDSD与非门与非门或非门或非门 结构简单结构简单。 输输入信入信号号存在存在约约束。束。 电电路每路每时时每刻都接收每刻都接收输输入信入信号号。三、优缺点三、优缺点5.2.2同步同步RS触发器触发器&RSQQ&CP一、电路结构一、电路结构由基本由基本RS触发器和导引门组成。触发器和导引门组成。二、工作原理二、工作原理1110 0 100Qn+1=00约束1Qn+1=11Qn+1=QnQnR S功能功能Qn+1CP01111100000111100001001011动动作特点作特点在在CP0时，不接收时，不接收输入信号，在输入信号，在CP1时才时才接收。接收。输入信号决定触发器的翻转方向（状态），时钟脉冲决定触发器的输入信号决定触发器的翻转方向（状态），时钟脉冲决定触发器的翻转时刻，这是所有具有翻转时刻，这是所有具有CP的触发器的共同特点。的触发器的共同特点。RDSD时时序序图图RCPSQ干扰错误逻辑符号三、缺点三、缺点 输输入仍有入仍有约约束束 抗干扰能力差抗干扰能力差四、触发器逻辑功能的描述方法四、触发器逻辑功能的描述方法 真值真值表表 时时序序图图 特性方程特性方程Qn+100 01 11 10 01RSQn111 状态转换图状态转换图01R=S=0R=0,S=1R=1,S=0R=0S=Qn+1=S+RQnSR=0QQR Scp5.2.3主从型触发器主从型触发器1、电路结构、电路结构2、工作原理、工作原理1CP&RS&QQ由两个同步由两个同步RS触发器串接触发器串接和一个电子开关组成。和一个电子开关组成。从从触触发发器器从从触触发发器器cpR SQnQn+10 00000111 001100110 1010011111 000110011 101*1一、主从一、主从RS触发器触发器动动作特点作特点输入信号分两步走，在输入信号分两步走，在CP1时将时将输入信号接收到主触发器中，在输入信号接收到主触发器中，在CP0时再将输入信号存入到从触发器内。时再将输入信号存入到从触发器内。时时序序图图CPRSQQ干扰，波形会怎样？逻辑逻辑符符号号3、优缺点、优缺点 输输入信入信号号无无约约束。束。 易受干易受干扰扰。二、主从二、主从JK触发器触发器1、电路结构、电路结构在主从在主从RS触发器的基础上增加两根反馈线就构成了主从触发器的基础上增加两根反馈线就构成了主从JK触发器。触发器。1R 1SC1QQRSCP2、工作原理、工作原理1CP&KJ&QQcpJ KQnQn+10 00 11 01 101010101010110功功 能能Qn+1=0Qn+1=QnQn+1=1Qn+1=Qn 因为与主从因为与主从RS基本相同，所以仅分基本相同，所以仅分析析J=K=1，Q=0这一种情况。这一种情况。0000111111规规律律JK K J=KJ=K=0J=K=1Qn+1=J维持维持计数计数特性方程特性方程Qn+1=J K Qn+J K Qn+J K Qn+JKQn =J Qn+KQn时时序序图图QKCPJ对输出状态有无影响？动动作特点作特点 在在CP=1期间，要求输入信号应稳定不变，否则有可能导致触发期间，要求输入信号应稳定不变，否则有可能导致触发器误动作。器误动作。逻辑逻辑符符号号多输入：多输入：3、优缺点、优缺点 功能最强。功能最强。 易受干易受干扰扰。QQRdK1K2K3CP1JC11KJ1J2J3Sd1J 1KC1QQJKCPRdSd5.2.4边沿型触发器边沿型触发器一、一、COMS传输门边沿型触发器传输门边沿型触发器工作原理工作原理动动作特点作特点优优缺点缺点 抗干抗干扰扰能力强，可靠性高。能力强，可靠性高。 功能功能简单简单。二、维持阻塞触发器二、维持阻塞触发器1、电路结构、电路结构2、工作原理、工作原理&特性方程特性方程DDQQDQnnn1动动作特点作特点QCPD时时序序图图逻辑逻辑符符号号QQ D cp5.2.6触发器的电路结构和逻辑功能间的关系触发器的电路结构和逻辑功能间的关系5.2.5T及及T触发器触发器5.3 5.3 时序逻辑电路概述时序逻辑电路概述反馈电路将存储电路的输出状态反馈到组合逻辑电路反馈电路将存储电路的输出状态反馈到组合逻辑电路的输入端，与输入信号一起共同决定电路的输出。的输入端，与输入信号一起共同决定电路的输出。时序逻辑电路的特点时序逻辑电路的特点1、功能特点、功能特点而且取决于上一个时刻的输出状态。而且取决于上一个时刻的输出状态。包含组合逻辑电路、存储电路及反馈电路。包含组合逻辑电路、存储电路及反馈电路。任一时刻的输出信号不仅取决于此时刻的任一时刻的输出信号不仅取决于此时刻的输入信号输入信号，2、电路特点、电路特点5.4 时序逻辑电路的分析方法时序逻辑电路的分析方法nnQQJ120nnnnnnQKQQJQQKQJ1201202101&nnnQKQJQ1nnnnnnnnnnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQ120122120112012011020111010201210nnQQY12nnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQ120121201201110102105.6 时序时序逻辑电路逻辑电路的设计方法的设计方法5.7 常用时序逻辑电路模块常用时序逻辑电路模块Q Q1D c1Q Q1D c1Q Q1D c1Q Q1D c11)(BAiBAiiLDLDDLDLDQD1Q Q1D c1Q Q1D c1Q Q1D c1Q Q1D c1左移移位寄存器左移移位寄存器Q Q 1D c1Q Q 1D c1Q Q 1D c1Q Q 1D c1双双向移位寄存器向移位寄存器001101010010011DSSQSSDSSQSSRSIR1012010011011111DSSQSSQSSQSSRS2013011012012211DSSQSSQSSQSSRS301012013013311DSSDSSQSSQSSRSIL加法加法&nnnQQKJQKJKJ0122011001nnnQQQKJ01233nnnnnnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQQQQQ031323012313021201212010111010nnnnQQQQC0123减减法法可逆可逆计数计数器器&加法加法&11&nnnnQQKJQQKJKJ01220311001,nnnnnQQQQQKJ0301233nnnnnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQQQQ03012313021201212011301311010nnQQC03减减法法nnnnQQQQKJKJ012311001,nnnnnnnnQQQKJQQQQQKJ012330112322,nnnnnnnnnnnnnnnnnnnnnnnnnnnnnnnQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQQ03132301231302120123120101201311010&nnnnQQQQB0123可逆可逆计数计数器器74LS19074LS19011113100KQJKJn;.;111312322KQQJKJnnnnnnnnnnnnnnnnQCPQCPQCPCPCPQQQQQQQQQQQ0312010123132121311010;反反馈馈置置“ “0”0”法：适用于具有置零功能的法：适用于具有置零功能的计数计数器。器。&反反馈馈置置数数法：适用于具有法：适用于具有预预置置数数功功能的能的计数计数器。器。&并行进位1串行串行进进位位1整体置零方式整体置零方式&整体置整体置数数方式方式&c11DQ Q c11DQ Q c11DQ Q c11DQ Q 11c11D Q Q c11D Q Q c11D Q Q c11D Q Q c11D Q Q c11D Q Q c11D Q Q c11D Q Q 111111&11111111111111&111111111&1111&00101214.LSB211、计数器型、计数器型fIVRCTvRCTRe2112TVvTfIReIvT 2