基于EDA技术的电子时钟系统设计毕业论文.doc

毕业设计（论文）题 目基于EDA技术的电子时钟系统的设计 系 （院）物理与电子科学系专 业应用电子技术班 级2009级应电2班学生姓名 学 号 指导教师 职 称 二一二年六月十四日 基于EDA技术的电子时钟系统设计摘 要介绍EDA 技术的特点以及设计流程,强调EDA 仿真技术在现代电子系统的重要地位及作用。以MAX+PLUS II为平台,采用自顶向下分层次、模块化的设计方法，设计了一个可以设置初始时间和清零的电子时钟控制电路，从中可体现出数字系统的硬件设计向软件化方向发展的新思路。关键词: EDA 技术; 设计; VHDL语言 Electronic clock system design based on EDA technologyAbstractThis article introduces the characteristics of the EDA technique , its design flow, and emphasizes the important status and actions of EDA simulation technology in the modern Electronic System. In this article ,I adopt the top -down hierarchical, modular design methods to develop a set the time and reset the time by taking MAX+PLUS II development system, through which embodies a new thought of development from digital system S hardware design to software design.Key words: EDA technique; design; VHDL language 23 滨州学院专科毕业设计（论文）目 录引言2第一章 EDA技术3第二章 系统设计方案52.1 设计任务.5.2.2 整机框图.5第三章 各功能模块的设计83.1分频电路设计83.2秒位计时电路的设计103.3分位计时电路的设计.113.4时位计时电路的设计.113.5计时电路的整体设计.113.6 LED动态扫描显示电路设计.113.7七段译码器输出选通电路设计.163.8校时电路设计.173.9清零电路设计.173.10附加功能原理.17第四章 组装调试.19结 论20参考文献21谢 辞.22附 录.23引 言随着电子设计自动化(EDA)的发展，电子系统的设计技术和设计工具发生了深刻的变化。利用硬件描述语言对数字系统的硬件电路进行描述是EDA 的关键技术之一。VHDL语言是目前主流的硬件描述语言之一, 它具有很强的电路描述和建模能力，且有与具体硬件电路无关和与设计平台无关的特性，在语言易读性和层次化结构设计方面表现出强大的生命力和应用潜力。20世纪90年代，国际上电子和计算机技术较先进的国家，一直在积极探索新的电子电路设计方法，并在设计方法、工具等方面进行了彻底的变革，取得了巨大成功。在电子技术设计领域，可编程逻辑器件（如CPLD、FPGA）的应用，已得到广泛的普及，这些器件为数字系统的设计带来了极大的灵活性。这些器件可以通过软件编程而对其硬件结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。这一切极大地改变了传统的数字系统设计方法、设计过程和设计观念，促进了EDA技术的迅速发展。 EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言VHDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。 利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程的计算机上自动处理完成。 EDA技术是指以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果，进行电子产品的自动设计。 利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程的计算机上自动处理完成。 现在对EDA的概念或范畴用得很宽。包括在机械、电子、通信、航空航天、化工、矿产、生物、医学、军事等各个领域，都有EDA的应用。目前EDA技术已在各大公司、企事业单位和科研教学部门广泛使用。例如在飞机制造过程中，从设计、性能测试及特性分析直到飞行模拟，都可能涉及到EDA技术。本文所指的EDA技术，主要针对电子电路设计、PCB设计和IC设计。第一章 EDA 技术EDA(电子线路设计座自动化)是以计算机为工作平台、以硬件描述语言(VHDL)为设计语言、以可编程器件(CPLD/FPGA)为实验载体、以ASIC/SOC 芯片为目标器件、进行必要的元件建模和系统仿真的电子产品自动化设计过程。EDA源于计算机辅助设计，计算机辅助制造、计算机辅助测试和计算机辅助工程。利用EDA 工具,电子设计师从概念、算法、协议开始设计电子系统，从电路设计，性能分析直到PCB 版图生成的全过程均可在计算机上自动完成。EDA 代表了当今电子设计技术的最新发展方向，其基本特征是设计人员以计算机为工具，按照自顶向下的设计方法，对整个系统进行方案设计和功能划分, 由硬件描述语言完成系统行为级设计，利用先进的开发工具自动完成逻辑编译、化简、分割、综合、优化、布局布线、仿真及特定目标芯片的适配编译和编程下载，这被称为数字逻辑电路的高层次设计方法。1.1 用软件设计的方法来设计硬件硬件系统的转换是由有关的开发软件自动完成的, 设计输入可以是原理图或AHDL 语言,通过软件设计方式的测试,实现对特定功能硬件电路的设计，而硬件设计的修改工作也如同修改软件程序一样快捷方便, 设计的整个过程几乎不涉及任何硬件,可操作性、产品互换性强。1.2 基于芯片的设计方法EDA 设计方法又称为基于芯片的设计方法，集成化程度更高，可实现片上系统集成,进行更加复杂的电路芯片化设计和专用集成电路设计,使产品体积小、功耗低、可靠性高；可在系统编程或现场编程,使器件编程、重构、修改简单便利，可实现在线升级;可进行各种仿真，开发周期短，设计成本低，设计灵活性高。1.3 自动化程度高EDA 技术根据设计输入文件, 将电子产品从电路功能仿真、性能分析、优化设计到结果测试的全过程在计算机上自动处理完成，自动生成目标系统，使设计人员不必学习许多深入的专业知识，也可免除许多推导运算即可获得优化的设计成果，设计自动化程度高,减轻了设计人员的工作量，开发效率高。1.4 自动进行产品直面设计EDA 技术根据设计输入文件(HDL 或电路原理图)，自动地进行逻辑编译、化简、综合、仿真、优化、布局、布线、适配以及下载编程以生成目标系统,即将电子产品从电路功能仿真、性能分析、优化设计到结果测试的全过程在计算机上自动处理完成。EDA 技术是将传统的“电路设计硬件搭试调试焊接”模式变为“功能设计软件模拟编程下载”方式，设计人员只需一台微机和相应的开发工具即可研制出各种功能电路。EDA 技术将电子产品设计从软件编译、逻辑化简、逻辑综合、仿真优化、布局布线、逻辑适配、逻辑影射、编程下载、生成目标系统的全过程在计算机及其开发平台上自动处理完成。具体流程如下所示: 设计目标 输入 逻辑编译 综合 器件适配 功能仿真 编程下载目标系统第二章 系统方案设计数字电子钟是用数字集成电路构成并有数字显示特点的一种现代计数器 ,与传统的机械计时器相比 ,它具有走时准、 显示直观、 无机械磨损等 ,因而广泛应用于车站、 码头、 商店等公共场所。目前 ,数字电子钟的设计 ,主要是采用计数器等集成电路构成 ,由于所用集成电路多,连线杂乱 ,不便阅读。本文采用层次电路设计 ,将各单元电路设计成层次电路 ,这样每个单元电路和整体电路连线一目了然 ,既美观也便于阅读 ,还有利于团队设计,因每一层次电路为一独立电路 ,便于独立设计和修改2.1设计任务(1) 电子钟能显示 “时” 、“分” 、“秒”;(2) 能够实现对 “时” 、“分” 、“秒”的校时。2.2 整机框图数字电子钟主要由秒信号发生器、 “时、 分、 秒” 计数器、 译码显示器、 校时电路等组成。秒信号发生器主要由石英晶体振荡器或 555 振荡器分频后得到;秒、 分都是 60 进制 ,故由 60 进制计数器构成;时为 24 进制 ,即由 24 进制计数器构成;显示部分由译码和数码显示构成;校时电路由门电路和开关等构成。下面以Alter 公司的可编程器件的开发工具MAX+PLUS II为平台,采用层次化设计方法,设计一个带设置初始时间和清零的时钟控制电路,走时显示原理图见图2.1，校时清零原理图见图2.2。实验板上晶振发出的信号1MHz105分频10分频秒个位计数器秒十位计数器分个位计数器分十位计数器时个位计数器进位时钟进位进位进位进位五进制计数器3线8线译码时钟进位地址时钟进位秒个位译码显示秒十位译码显示分十位译码显示分个位译码显示时个位译码显示循环选通图2.1走时显示原理图实验板上晶振发出的信号1MHz106分频秒个位计数器秒十位计数器分个位计数器分十位计数器时个位计数器进位时钟进位进位进位进位分校时电路选通时校时电路选通清零电路同步电路清零电路各位计数器时钟时钟时钟清零时钟图2.2校时清零原理图第三章 各功能模块的设计3.1 分频电路的设计74162是模十的计数器，可对信号进行十分频，信号从74162的时钟端输入，从74162的进位端输出的信号就是输入信号的经十分频后的信号，因此N个74162按上述方式级联即实现了对输入信号的10N的分频。由此制成一千分频和一百分频电路。因此1MHz的信号经过1000000分频得到1Hz的信号，1MHz的信号经过100000分频得到1Hz的信号，1MHz的信号经过1000分频得到100Hz的信号，因此分频电路图3.1所示。图3.1 分频电路原理图分频电路完成电路对高频信号的分频，应作为一个功能化模块进行封装，它实现了将1MHz的信号，转换为1Hz和100Hz的信号的功能，封装图如图3.2所示。图3.2 分频电路封装图3.2 秒位计时电路的设计实验板上的晶振发出1MHz的信号，此信号经1000000分频得到1Hz的信号，这个信号可以触发秒的个位计数，秒的个位可用一个74162计数器来计时。秒个位计数器的进位输出信号可以触发秒十位计数，秒的十位应该是一个六进制计数器，用VHDL语言直接编写制成模六的计数器。其程序如下：SUBDESIGN ll_6jishuqi(load,d3.0,ent,enp,clrn,clk: INPUT ;q3.0,co: OUTPUT;)VARIABLEcou3.0:dff;BEGINcou.clk=clk;IF clrn=0 THENcou=0;ELSIF load=0 THENcou=d;ELSIF ent&enp THENif cou=5 then cou=0;elsecou=cou+1;end if;ELSEcou=cou;END IF;q=cou;co=q3&q0&ent;END;封装后如图3.3所示。图3.3 六进制计数器原理图3.3 分位计时电路的设计分个位的计数器由74162组成，它由秒十位的进位信号触发计数，而分十位也是由六进制计数器构成的，原理同上述秒十位计数器，它由秒个位计数器的进位信号触发计数，秒十位计数器本身的进位信号触发时个位计数器计数，原理图和级联方式与上述秒位计时电路类似，这里不再赘述。3.4 时位计时电路的设计时个位的计数器由74162组成，它由分十位的进位信号触发计数，原理图和级联方式与上述秒位计时电路类似，这里不再赘述。3.5 计时电路的整体设计计时电路由秒计时，分计时和实际是电路按上述方法级联起来，实现电子钟的走时计数功能，计数器所计的数值经过译码显示电路，驱动LED数码管显示正常的数字，它的输入信号为1Hz的信号，输出为各位上数值的BCD码。清零电路也集成在这里，电路图如图3.4所示，封装图如图3.5所示。3.6 LED动态扫描显示电路设计3.6.1显示驱动电路设计图3.4 计时器原理图图3.5 计时电路封装图如上图所示，可将BCD码转换为数字显示码，有四个输入引脚，此七个输出引脚分别对应到七段译码器的a，b，c，d，e，f，g这七段LED，实验班用的LED是共阴极的，因此七段译码器的真值表如下图所示，使用AHDL语言进行设计，用真值表语句设计七段显示译码驱动电路，编译，查错，链接，用波形仿真，分别输入09的BCD码，观察对应的输出是否驱动相应的码段发光，逐个分析没位数字是否正确，若全部正确，则创建七段显示译码驱动电路的符号文件：产生lulu_7seg_encode文件，以便在设计总体电路时，直接插入七段译码电路。将上述每一位计数器输出的四位BCD码接到七段译码器的输入端，七段译码器的输出即可驱动七段数码显示管正常工作。七段译码程序如下所示：SUBDESIGN lulu_7seg_encode(D3.0: INPUT;S6.0: OUTPUT; )BEGINTABLED3.0=>S0,S1,S2,S3,S4,S5,S6;H"0"=>1,1,1,1,1,1,0;H"1"=>0,1,1,0,0,0,0;H"2"=>1,1,0,1,1,0,1;H"3"=>1,1,1,1,0,0,1;H"4"=>0,1,1,0,0,1,1;H"5"=>1,0,1,1,0,1,1;H"6"=>1,0,1,1,1,1,1;H"7"=>1,1,1,0,0,0,0;H"8"=>1,1,1,1,1,1,1;H"9"=>1,1,1,1,0,1,1;END TABLE;END;封装后如图3.6所示。图3.6 显示译码电路封装图3.6.2动态循环选通电路设计模五的计数器由高频时钟信号驱动计数，高速循环输出“0”“1”“2”“3”“4”这五个地址信号，这计数器的输出信号作为自行设计的三线八线译码器的地址信号输入，每一个地址信号选通一个输出端口，使它输出一个高电平的脉冲，用这个高电平脉冲和与门，可同时选通相应位的LED和同一位的七段译码器的输出信号，在同一时刻，其他位的LED以及七段译码器的输出是处于屏蔽状态的，所以在某一时刻，其实只有一个LED数码管在发光，由于由于LED闪烁的频率远高人眼能分辨的频率，所以人眼看上去是所有位的LED同时在显示。模五计数器可用VHDL语言编写得到，由于与模六相同，这里不再赘述。模五的计数器的时钟端接1MHz的信号，充分提高各位LED数码管显示的闪烁频率，实验证明也可以提高每位LED灯的亮度，使能端ENT可在芯片扩展时使用，方便在以后编别的程序时使用。将模5计数器的各位预置初值输入端都接地，置数端以后可以作为本芯片清零的输入端，在本芯这样连接，若用一个输入端接到清零端了，会出错。三线八线译码器，将A2A1A0看做一个三位二进制数，它可表示某一位十进制数，这一位端口就输出高电平。通过下面原理图的非门以及四输入与门即可实现上述功能，完成了二进制地址译码选通的功能。图3.7 三线八线译码器原理图利用上述三线八线译码器的“Y0”到“Y4”输出端，和与门、或门可实现在某一时刻只有一个数码LED在发光，而其他四个LED都处于关断状态，模五计数器高速循环输出“0”“1”“2”“3”“4”，因此“Y0”到“Y4”高速循环输出高电平脉冲，在三线八线译码器一位输出高电平脉冲时，其余四个都是低电平输出，这就实现了五个数码管动态循环扫描输出的功能。将上述两个电路级联，就得到了动态扫描电路，动态扫描电路高速循环导通每位数码LED，同时选通驱动该为LED显示数码的七段译码器的输出信号，动态扫描电路原理图如图3.8所示。 图3.8 动态扫描原理图 3.7七段译码器输出选通电路设计用上述动态扫描电路的五个输出信号作为选通信号，这五个输出信号分别选通五个七段译码器的输出信号，即用一个动态扫描电路的输出端与对应七段译码器的七个输出分别相与，五个七段译码器相同位输出在经过一个五输入或门相或，这就保证了在某一时刻只有一个七段译码器输出是被选通的，而在这一时刻这个七段译码器所驱动的LED数码管通过动态扫描电路原理也被选通，封装图如图3.9所示。图3.9 动态扫描电路封装图3.8校时电路设计通过一个开关的两种电平，来打开个关闭一个二输入与非门，另一个输入端接1Hz的信号。因此这个开关实现了1Hz信号是否加入电路的作用，开关打在高电平上，1Hz信号通过与非门，开关打在低电平上，与非门输出为高电平。把与非门的输出信号，和时钟正常走时所需要的时钟信号，一起通过与门，加给分个位时钟信号的输入端即可，这样分校时开关打在高电平上，分个位以1Hz的频率跳动起来，分校时开关打在低电平上时，正常走时。同理小时校准与此相同。3.9清零电路设计清零电路设计的关键就是要解决好同步问题，在发出清零信号时，所有计数器的时钟信号是一致的，而且处于有效的边沿。为此可以设计当清零信号有效时，很高频率的信号同时加入个计数器的时钟端，而当清零信号无效时，各计数器上时钟端加的是正常走时所需要的时钟信号。也可以用与门，或门和非门实现上述的功能。当清零信号为低时，清零信号经过一个非门变为高电平信号，将与门打开，高频信号通过与门，在与秒各位计数器的时钟端上的信号相或，与其他各位计数器时钟输入端上的信号相与。这样，当清零信号有效时，每一位计数器上的时钟输入端实现了同步的功能，实现了同步清零的功能。当清零信号无效时，时钟正常走时。3.10附加功能原理本电路出了可以实现正常的时钟功能，还具有整点报时彩灯显示以及秒表的功能，秒表的原理主要就是把输入的频率变为100Hz就可以实现其功能，由于前面叙述的已经很详细，这里就不在赘述。第四章 组装调试4.1 电路连接将上述个部分用导线连接，即完成了各个功能模块的连接实现了电路的整体功能，由此以下电路即实现正常走时，全部清零，秒分时位的校时功能。电路有一个时钟输入端，接实验板的晶振振荡电路输出的频率信号，一个开关用于全部清零，其他三个开关分别用于秒分时位的校时功能，五个输出用于控制五个LED数码管的通与断，七个输出用于显示当前导通LED上的数码，电路总体连接见附图2。4.2 实验过程（一）根据上述原理用VHDL语言设计并软件仿真七段译码显示驱动，保存，检查，排错创建电路包含文件。（二）根据原理图用软件设计每一位的计时电路，分频电路，动态扫面显示电路，每一位的校时电路和清零电路，并用软件进行波形仿真。（三）用导线将上述功能电路连接。（四）软件编辑：（1）保存文件:保存为kechengsheji.gdf。（2）指定项目与文件同名lsl_dianzizhong.gdf。（3）指定设计器件：MAX7000S系列的EPM7128SLC84-6。（4）引入相关的芯片、输入输出脚并命名，连线，具体如图15。（5）保存并检查除错。（7）保存并编译：产生要烧写的文件lsl_dianzizhong.pof。（8）创建电路符号文件：产生lsl_dianzizhong.sys。（9）创建电路包含文件lsl_dianzizhong.inc。（五）用软件Pof2Jed将lsl_dianzizhong.pof转换为lsl_dianzizhong.jed；（六）用ISP将lsl_dianzizhong.jed烧录到实验板芯片上。（七）通电检查实验结果。4.3 调试结果当清零开关打在高电平，而且秒分时为校时开关均打在低电平上时，电路正常走时；当清零开关打在低电平上时，五个LED数码显示管时钟显示为零；而当清零开关打在高电平上时，其他位校时开关拨道高电平，这一位数码显示管上的数字就比正常走时快速跳动，直到跳到需要的时间，将校时开关拨至低电平，这就实现了校时功能。结 论电子系统的设计输入可以用原理图、波形、VHDL 语言等方式输入，下载配置前的整个过程几乎不涉及到整个硬件，而硬件设计的修改也如同修改软件程序样快捷方便，即通过软件方式的设计与测试，达到对特定功能的硬件电路的设计实现，这种现代电子系统设计技术采用自顶向下分层次、模块化设计方法，先化整为零，再优化综合,灵活通用.已成为研制、开发数字系统最理想的选扦，是现代电子电路设计方法的一个趋势，体现了硬件设计向软件化方向发展的新思路。创新点:本文通过对EDA 的特点流程设计以及其重要性的介绍，指出这种现代电子系统设计技术采用自顶向下分层次、模块化设计方法，先化整为零,再优化综合，灵活通用.已成为研制、开发数字系统最理想的选扦，是现代电子电路设计方法的一个趋势，体现了硬件设计向软件化方向发展的新思路。并自行设计了一个带整点报时和星期计数器的电子时钟控制电路。用来说明硬件设计向软件化方向发展的新思路。参考文献 1潘松, 黄继业编著. EDA 技术实用教程 M .科学出版社,2002.2曾繁泰,李冰,李晓林.EDA 工程概论M.北京,清华大学出版社,2002.3曹瑞,基于EDA 技术进行数字电路设计的研究 J 微计算机信息20074符兴昌,EDA 技术在数字系统设计分析中的应用 J 微计算机信息20065 林明权. VHDL 数字控制系统设计范例 M . 北京:电子工业出版社.2002 6 卢毅，赖杰. VHDL与数字设计 M . 北京:科技出版社出版 .20017 潘松，黄继业. EDA技术实用教程 M . 北京:科技出版社.2000 8 王毓银. 数字电路逻辑设计 M . 北京：高等教育出版社 .1999 9 廖裕评，陆瑞强. CPLD数字电路设计（使用MAX+PLUS入门篇） M . 北京:清华大学出版社.2002 10 杨晖，张风言. 大规模可编程逻辑器件与数字系统设计 M . 北京:航空航天大学出版社.2001 11 褚振勇，翁木云. FPGA 设计及应用 M . 西安:电子科技大学出版社.2001 12 朱明程. 可编程逻辑系统的VHDL设计技术 M . 南京:东南大学出版社.2000 13 王志华，邓阳东. 数字集成化系统的结构化设计与高层次综合 M . 北京:清华大学出版社.1998 14 候伯享，顾新. VHDL硬件描述语言与数字逻辑电路设计 M . 西安:电子科技大学出版社.2003谢 辞本次毕业设计我不仅付出了很多努力，而且还得到了老师和同学们的帮助。在此，我要特别感谢我的指导老师卞丽老师，卞老师在毕业设计的开始，给了我非常多的帮助。通过她的指导，使我了解到很多EDA软件的相关知识，并且当我在设计中遇到困难时，她及时的给予帮助和鼓励。在这里，我还想感谢在此次毕业设计中所有提供给我帮助的老师同学们。在本次毕业设计前，我对EDA软件的了解甚少，当然更没有使用过它，就在网上下载EDA教程进行学习。在老师的指导与同学的帮助下，我很快就会使用EDA画原理图。同时。我还要感谢实验楼机房的所有老师，为我的毕业设计提供了非常便利的条件。当然在本次设计中，我遇到了很多问题，尤其是在编写程序进行调试时，出现很多错误，通过请教老师和同学得以解决。在程序编译无误后进行仿真时，却总不能达到预想的仿真效果。我曾有很多次想放弃，但老师同学给予我耐心的帮助，鼓励我要坚持到底，使我很感动。最终，我终于基本完成了任务书上的要求。当看到预想的仿真结果时，我的心情无比激动和高兴。我由衷地感谢给了我帮助和关怀的师长、同学、朋友们，在这里请接受我诚挚地谢意！ 最后还要感谢我们学院为我们提供如此良好的做毕业设计的环境，以及在本设计中被我引用或参考的论著的作者。谢谢你们！附图12 总电路原理图