基于FPGA的数字下变频设计-毕业论文.docx

桂林电子科技大学毕业设计（论文）报告用纸 第 2 页 共 4页基于FPGA的数字下变频设计摘 要 数字下变频技术在软件无线电和各类数字化接收机中得到了广泛的应用，是软件无线电接收机的重要部分。同时数字下变频也是A/D变换后首先要完成的工作，它的基本功能是从输入的宽带数字信号中提取所需窄带信号，将其下变频为数字基带信号，降至合适数字信号处理器（DSP）的处理速度，是系统数字处理运算量最大、最难完成的部分。专用DDC芯片价格昂贵且灵活性不强，而FPGA工艺发展迅速，开发过程投资小，可反复编程修改，保密性能好而且相对ASIC、DSP来说具有吞吐量高、开发周期短、可实现在线重构等诸多优势。所以使用FPGA替代专用的数字下变频芯片更加符合软件无线电的思想。 本文在学习软件无线电理论基础、数字信号处理的相关知识的基础上,分析了基于FPGA的无线电数字下变频技术实现方法。首先确定整体系统的实现方案，然后按功能划分为各个模块，接着对设计过程中涉及的各种算法进行对比和选择，最后确定实现方式。本设计基于现在主流的正交混频的方式实现中频信号到基带信号的频谱搬移，再经过多级抽取滤波器的滤波最终实现频谱的选择和抽样率的降低。运用FPGA的设计方法，完成CIC积分梳妆滤波器，HB半带滤波器，FIR低通滤波器等相关模块的设计和仿真。本设计使用的是Verilog语言进行编程，并在在Quartus 和modelsim的平台上进行编译仿真。仿真结果表明此次设计思路是正确的，验证了设计的正确性。关键词：软件无线电；FPGA；数字下变频；FIR滤波器；IP核46 桂林电子科技大学毕业设计（论文）报告用纸 第 6 页 共4页AbstractDigital Down Converter in the software radio for frequency and types of digital receivers have been widely used. It is an important part of software radio receiver. On the same time, Digital Down Converter is also the first work after A/D conversion. Its basic function is getting the required narrow-band signals from the inputting broadband digital signal. To down conversion to digital baseband signal, down to a suitable digital signal processor(DSP) processing speed, which has the largest operator and is the most difficult part to a digital processing system. Special DDC chips are expensive and flexibility is not strong, FPGA technology is developed rapidly, and spends less investment, can be repeated programming, relatively good performance security. Compared with ASIC and DSP, it has higher throughput, shorter development cycle and implements online re-structure and many advantages. On the basic of learning the knowledge of software radio and digital signal processing, I analysis the implementation method of FPGA-based Digital Down Converter. In this design, firstly determining the implementation scheme of the overall system, then dividing by function for each module, and then comparing and selecting various algorithms that have something with design process, finally finalize the implementation. The design is based on current popular quadrature mixing means to move IF signal to baseband signal spectrum, and then after the filtering of Muti-stage decimation filter, has the option of spectrum and ultimately lowers sampling rate. The Digital Down Converter applied FPGA design methods to complete the design and simulation of cic integral filter, hb half-band filter, fir and other related low-pass filter. This design uses Verilog programming language to program, and compiles and simulates on the platform of Quartus II and Modelsim.Key words: soft radio；FPGA；digital down conversion；FIR filter；IP core 目 录引言11 绪论21.1 课题研究的意义21.2 国内外研究状况及趋势22 课题设计要求和方案说明62.1 课题研究内容和要求62.2 课题设计方案及参数指标说明72.2.1 设计方案72.2.2 参数指标说明72.3 课题研究和设计工作流程73 数字下变频技术83.1 下变频原理概述83.2 数字混频正交理论84 数字下变频中关键模块的分析与设计94.1 数字正交解调-NCO104.1.1 基于查表法实现NCO的原理104.1.2 基于查表法的NCO的FPGA实现104.2 CIC滤波器154.2.1 采样率降低的基本原理154.2.2 采样率的分级转换164.2.3 积分-梳状滤波器（CIC）的原理和实现方法174.3 半带（HB）滤波器214.3.1半带滤波器的原理214.3.2 半带滤波器的实现234.4 FIR低通滤波器254.4.1 FIR低通滤波器的原理254.4.2 FIR低通滤波器的实现285 DDC各模块在modelsim平台上的仿真与验证295.1 modelsim概述及使用步骤295.1.1 Modelsim使用步骤305.2 NCO模块的仿真与验证325.3 CIC滤波器模块的仿真与验证335.4 HB滤波器模块的仿真与验证345.5低通FIR滤波模块的仿真与验证346 总结35谢 辞36参考文献37附 录38 桂林电子科技大学毕业设计（论文）报告用纸 第 46 页 共 39页引言 当代无线通信系统很多，例如，卫星通信系统、蜂窝移动通信系统、无线寻呼系统、短波通信系统、微波通信系统。各种通信系统由于自身的特点而应用于不同场合。这些传统的移动通信设备存在功能单一、灵活性差、可扩展能力差、互通性差等问题。而软件无线电的中心思想是构造一个具有开放性、标准化和模块化的通用硬件平台，将宽带AD和DA转换器尽可能靠近天线，用软件完成各种通信功能，以研制出高度灵活性和适应性的无线通信系统。软件无线电思想的出现带来了接收机实现方式的革新。随着近年来软件无线电理论和应用趋于成熟与完善，软件无线电技术已经被越来越广泛地应用于蜂窝通信及各种军用和民用的无线通信系统中。作为软件无线电接收机的核心技术之一，数字下变频技术也得到了越来越普遍的应用。数字下变频技术( Digital Down ConverterDDC)是软件无线电的核心技术之一，也是计算量最大的部分。FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA具有静态可重复编程或在线动态重构特性，使硬件的功能可像软件一样通过编程来修改，不仅使设计修改和产品升级变得十分方便，而且极大地提高了电子系统的灵活性和通用能力。利用FPGA，设计人员可以在实验室中设计出专用IC，实现系统的集成，从而大大缩短了产品开发、上市的时间，降低了开发成本。以FPGA为代表的数字系统现场集成技术正朝着低功耗，高频率、高灵活性的方向发展。基于以上几点，FPGA在电子产品开发领域中逐步受到青睐。一般数字下变频技术通过FPGA或专用芯片等硬件实现。虽然现在专用的数字下变频芯片品种很多，但是它们在设计和修改方面远远不如FPGA灵活，使用FPGA替代专用的数字下变频芯片更加符合软件无线电的思想。1 绪论1.1 课题研究的意义 软件无线电近年来迅速发展，是第三代移动通信系统中的重要技术之一，在各领域都有发挥着重要的作用。数字下变频（DDC，Digital Down Converter）是软件无线电接收机的重要部分，是A/D变换后首先要完成的工作，基本功能是从输入的宽带数字信号中提取所需窄带信号，将其下变频为数字基带信号（包括数字下变频、滤波和二次采样），是系统数字处理运算量最大、最难完成的部分。而数字上变频是无线发射机的主要部分，所以研究好数字上下变频对推动软件无线电技术的进步来说具有重要的意义。1.2 国内外研究状况及趋势（1）软件无线电基本情况以及当前应用情况首先，软件无线电的概念至今还没有一个标准界定，最先在1992年5月，Joe Mitola首先提山软件无线电(soRware Defined Radio，SDR)的基本概念，指的是可编程可重构电台，即用同一个硬件可以在不同时刻实现不同功能，这一概念具有一定的局限性。之后，随着技术的发展和研究的深入，软件无线电论坛(SDR FORUM)对软件无线电给出了重新定义，目前较为普遍接受的这一定义是，专指能够实现充分可编程通信，对信息进行有效控制，覆盖多个频段，支持多种波形和充分应用软件工作的通信设备。也就是说，系统功能由软件定义，物理层行为能由软件改变而改变的通信设备。用软件来定义无线电的功能是软件无线电的基本特征。这是继模拟通信到数字通信、固定通信到移动通信之后，在无线领域中的又一次通信革命。其中心思想是：构造一个具有开放性、标准化、模块化的通用硬件平台，将各种功能，如工作频带、调制解调类型、数据格式、加密模式、通信协议等用软件来完成，并使宽带A/D，D/A转换器尽可能地靠近天线，即尽可能早地将接收到的模拟信号数字化，最大程度地通过软件来实现电台的各种功能，以研制出具有高度灵活性、开放性的新一代无线通信系统。通过运行不同的算法，软件无线电可以实时地配置信号波形，使其能够提供各种语音编码、信道调制、载波频率、加密算法等无线电通信业务。软件无线电台不仅可与现有的其它电台进行通信，还能在两种不同的电台系统间充当“无线电网关”的作用，使两者能够互连互通。这样，可实现多频段、多用户和多体制的通用无线通信系统。同时，无线通信新系统、新产品的开发将逐步转到软件上来，无线通信产业的产值将越来越多地体现在软件上。软件无线电最初只是在军方无线电中应用，但经过这几年的迅速发展，大众市场也开始向软件无线电敞开了大门，它已从军事研究领域的演示阶段发展成为现代移动通信特别是第三代移动通信系统中的重要技术基础之一，欧洲的先进通信技术和服务(Advanced Communication Technology and Services，ACTS)组织、ESPRIT组织以及美国等国家先后开展了有关软件无线电项目的研究，这些研究项目都取得了不同程度的成果，为软件无线电的普及和发展做出了贡献。例如欧洲的ACTS计划中，有三项计划是将软件无线电技术应用到第三代移动通信系统中的。灵活的综合无线电系统技术(Flexible Integrated Radio Systems Technology，FIRST)计划将软件无线电技术应用到设计多频多模可编程手机(可兼容GSM，DCS1800，WCDMA和现有的大多数模拟体制)；未来无线宽带多址接入系统(Future Radio Wideband Multiple Access Systems，FRAMES)计划目标是定义、研究、评估宽带有效的多址接入方案来满足通用移动通信系统(Universal Mobile Telecommunication Systems，UMTS)要求，技术方法之一是采用软件无线电技术；RAINBOW(Radio Access Independent Broadband On Wireless)是研讨面向UMTS的无线多址系统的协议和体制的规划，也包含软件无线电技术。在美国，除了研究基于软件无线电的第三代无线通信系统的多频段多模式手机和基站外，同时还注意软件无线电技术与计算机技术的融合，为第三代移动通信系统提供良好的用户界面，如麻省理工学院的Spectrum Ware计划和Rutgers大学进行的将软件无线电技术应用于W-CDMA接收机的研究；而且目前按照Speakeasy计划开发的美国军用软件无线电台多频段多模式电台(Multi-Band-Multi-Mode Radio，MBMMR)，不仅可以应对各种调制方式的通信波，而且还有被叫作“Voice Bridge”、可使不同种类无线电台之间进行通信功能，是在充分考虑了通用性、信息维护、长期使用性、经济性之后而开发的一种通信电台。我国对软件无线电技术也相当重视，我国向ITU提交的第三代移动通信提案TD-SCDMA中就采用了软件无线电技术，实现的功能包括采用IS-95或G.729标准，把软件无线电技术在第三代移动通信中的应用课题列入国家“863”计划，成为我国第三代移动通信系统的关键技术之一，开展了大量的研究和应用开发，也取得了不少阶段性的科研成果。（2）数字下变频基本情况以及当前应用情况 自从GrayChip公司推出第一个单信道数字下变频专用芯片以来，数字上下变频器件的发展也很迅速。目前，最著名、产品应用最广泛的公司有美国的Harris(1999更名为Intersil公司)、AD公司和Graychip等公司。DDC代表产品有Harris公司的HSP50016、HSP50214系列；AD公司的AD6620、AD6624；Graychip公司的GCl01l系列、GCl012系列等。DUC的产品有Harris公司的HSP50215；Graychip公司的GC4114等。这些器件都具有较优异的性能参数和较强的功能。许多型号的DDC芯片(如Intersil公司的HSP50214B)事实上其功能己远远不只是下变频，还包括了成形滤波器、定时同步内插滤波器、重采样NCO、坐标变换、数字AGC等功能，其芯片内部的各个功能模块均是可编程的，将其与通用DSP器件结合，便可构成一个标准的数字化多模式软件无线电接收机硬件平台。“数字上下变频”在软件无线电中的意义已不再仅仅是简单的上下变频概念了。（3）FPGA的基本情况以及当前应用情况 近年来，FPGA工艺发展很快，FPGA的工作时钟频率也不断增高，使芯片的处理能力增强。随着大规模可编程逻辑器件的发展，系统设计进入“片上可编程系统(SOPC)”的新纪元，越来越多的新型FPGA内嵌CPU或者DSP内核，支持软硬件协同设计；芯片朝着高密度、低压、低功耗方向挺进；国际各大公司都在积极扩其IP库，以优化的资源更好地满足用户的需求，扩大市场。 目前生产FPGA的公司主要有Xilinx、Altera、Actel、Lattice、QuickLogic等，生产的FPGA品种和型号繁多。尽管这些FPGA的具体结构和性能指标各有特色，但它们都有一个共同之处，即由逻辑功能块排成阵列，并由可编程的互连资源连接这些逻辑功能块，从而实现不同的设计。 典型的FPGA通常包含三类基本资源：可编程逻辑功能块、可编程输入/输出块和可编程互连资源。可编程逻辑功能块是实现用户功能的基本单元，多个逻辑功能块通常规则地排成一个阵列结构，分布于整个芯片；可编程输入/输出块完成芯片内部逻辑与外部管脚之间的接口，围绕在逻辑单元阵列四周；可编程内部互连资源包括各种长度的连线线段和一些可编程连接开关，它们将各个可编程逻辑块或输入/输出块连接起来，构成特定功能的电路。用户可以通过编程决定每个单元的功能以及它们的互连关系，从而实现所需的逻辑功能。不同厂家或不同型号的FPGA，在可编程逻辑块的内部结构、规模、内部互连的结构等方面经常存在较大的差异。除了上述构成FPGA基本结构的三种资源以外，随着工艺的进步和应用系统需求的发展，一般在FPGA中还可能包含以下可选资源：（1）存储器资源（块RAM、分布式RAM）；（2）数字时钟管理单元（分频/倍频、数字延迟、时钟锁定）；（3）算数运算单元（高速硬件乘法器、乘加器）；（4）多电平标准兼容的I/O接口；（5）高速串行I/O接口；（6）特殊功能模块（以太网MAC等硬IP核）；（7）微处理器（PowerPC405等硬处理器IP核）。Altera公司FPGA器件Cyclone-II系列的基本结构主要包括：（1）逻辑阵列，由多个逻辑阵列块（Logic Array Blocks，LABs）排列而成，用于实现大部分逻辑功能；（2）在芯片四周分布着可编程的输入输出单元（Input/Output Elements，IOEs），提供封装引脚与内部逻辑之间的连接接口；（3）丰富的多层互连结构的可编程连线（未画出）；（4）片上的随机存取块状RAM；（5）锁相环（PLL），用于时钟的锁定与同步、能够实现时钟的倍频和分频；（6）高速的硬件乘法器，有助于实现高性能的DSP功能。目前绝大部分FPGA都采用查找表（Look Up Table，LUT）技术，如Altera的ACEX、APEX、Cyclone、Stratix系列，Xilinx的Spartan、Virtex系列等。这些FPGA中的最基本逻辑单元都是由LUT和触发器组成的。查找表简称为LUT，本质上就是一个RAM。目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的16x1的RAM。当用户通过原理图或HDL语言描述了一个逻辑电路以后，FPGA开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入RAM。这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出该地址对应的内容，然后输出即可。由于LUT主要适合SRAM工艺生产，所以目前大部分FPGA都是基于SRAM工艺的。而SRAM工艺的芯片在掉电后信息就会丢失，因此需要外加一片专用的配置芯片。在上电的时候，由这个专用配置芯片把数据加载到FPGA中，FPGA就可以正常工作。少数FPGA产品采用反熔丝或Flash工艺，掉电后配置信息不会丢失，因此这种FPGA芯片不需要外加的专用配置芯片。FPGA一般由三种可编程电路和一个用于存放编程数据SRAM的组成，这三种可编程电路是：可编程逻辑块CLB（Configurable Logic Block）、可编程输入输出模块I/OB和可编程内部互连资源IR（Interconnect Resource）。从结构上而言，FPGA主要由三部分组成：可编程逻辑块（CLB），可编程输入/输出模块（IOB），可编程内部连线PI，图1-1为FPGA平面结构原理示意图。一般称这种结构为逻辑单元阵列（LCA）分布结构。LCA类似一个门阵列，通过内部的可编程布线通道。的内部互连网络，把可编程逻辑块CLB按设计要求连接在一起以综合阵列中的逻辑功能。而其逻辑功能的配置是通过对分布的SRAM的不同加电配置，来决定各个部分的逻辑定义。换句话说，就是由加载于SRAM上的配置数据决定和控制各个CLB、IOB及内部连线PI的逻辑功能和它们之间的相互连接关系。一般情况下，这种规格的数据可存放于外附的PROM或EPROM中，在系统开机或需要时候自动载入FPGA中的SRAM或直接由微处理器控制作为系统的初始动作处理。因此设计可以根据不同需要，把程序化数据以一定格式，依照事先给定的设置模式，从PROM、EPROM载入FPGA，以实现特定的应用功能。可编程逻辑块CLB是FPGA的主要组成部分，是实现逻辑功能的基本单元。CLB的功能很强，不仅能够实现逻辑函数，还可以配置成RAM等复杂的形式。配置数据存放在片内的SRAM或者熔丝图上，基于SRAM的FPGA器件工作前需要从芯片外部加载配置数据。配置数据可以存储在片外的EPROM或者计算机上，设计人员可以控制加载过程，在现场修改器件的逻辑功能。输入输出模块IOB提供了器件的引脚和内部逻辑阵列之间的连接，通常排列在芯片的四周。主要由输入触发器、输入缓冲器、输出触发锁存器和输出缓冲器组成。每个IOB控制一个引脚，可配置为输入、输出或双向I/O功能。IOB输出端配有两只MOS管，它们的栅极均可编程，使MOS管导通或截止，分别经上拉电阻或下拉电阻接通VCC、地线或者不接通，用于改善输出波形和负载能力。可编程互连资源包括各种长度的金属连线线段和一些可编程连接开关，它们将各个CLB之间和CLB与IOB之间相互连接起来，构成各种复杂功能的系统。目前，市场上有三种基本的FPGA编程技术：SRAM、反熔丝、Flash。设计描述生产设计输入设计编辑器件编程延时确认设计修改功能仿真在线确认图1.1 FPGA设计流程图2 课题设计要求和方案说明2.1 课题研究内容和要求本文在学习软件无线电理论基础、数字信号处理的相关知识的基础上。分析了基于FPGA的无线电数字下变频技术实现方法，本次设计的主要内容是设定整体系统的现方案，按功能划分为各个模块，对设计过程中涉及的各种算法进行对比和选择，确定实现方式。运用FPGA的设计方法，完成CIC积分梳妆滤波器，HB半带滤波器，FIR低通滤波器等相关模块的设计和仿真。本文使用的是Verilog语言进行编程，并在在Quartus 和Modelsim的平台上进行编译仿真。要求使用EDA工具完成自顶向下的设计流程，Top-Down设计从总体行为设计，自行编写各关键功能模块的硬件描述语言程序。并给出仿真波形图，反复对各模块进行改进，以求仿真波形最佳。2.2 课题设计方案及参数指标说明 2.2.1 设计方案本课题基于现在主流的正交混频的方式实现中频信号到基带信号的频谱搬移，再经过多级抽取滤波器的滤波最终实现频谱的选择和抽样率的降低。原理框图将在后续章节给出。是在QuartusII的设计环境下进行编程，及系统搭建，编程语言为Verilog硬件描述语言，并在Modelsim SE环境下进行仿真。2.2.2 参数指标说明系统总时钟：50MHZ(即采样频率)；输入最高信号频率：5MHZ；载波频率：5MHZ；载波数据地址线数为12位；载波和已调信号数据位宽为12位；CIC滤波器的抽样因子为：32；HB滤波器的采样率：1.5625MHZ；截止频率为：0.391MHZ；阻带衰减：22dB；FIR滤波器的采样率：781.25KHZ；截止频率：120k；阻带衰减：23dB；2.3 课题研究和设计工作流程工作流程图如下，后续章节将围绕该设计步骤顺序对本次课题研究进行详细叙述。学习信号处理，及下变频理论知识，初步确定设计方案。为后续工作打好理论基础。熟悉使用QuartusII工作环境，学习并熟练掌握Verilog硬件语言。软件仿真，观察仿真波形，验证各模块正确性。在QuartusII环境下，使用Verilog硬件语言或原理图编辑器设计调制解调系统中各功能模块。完成，记录下波形数据和相关参数，进行总结分析。图2.1课题工作流程图3 数字下变频技术3.1 下变频原理概述 数字下变频(DDC)的作用是用数字技术实现频谱的由高向低搬移，其主要思想是。数字混频器的一个输入端输入一路经过高速采样的中频(IF)信号，另一路则输入来白经离散化的单频本振信号，两者在乘法器中相乘，输出经低通滤波和抽取方式获得低速基带数据，以供后续模块做进一步处理。此次毕设采用的原理框图如图所示：图3.1数字下变频的原理结构图3.2 数字混频正交理论 任何物理可实现的信号都是实信号，实信号的频谱具有共轭对称性，即正负频率幅度分量是对称的，而其相位分量正好相反。所以对于一个实信号而言，只需其正频部分或负频部分就能够完全加以描述，不会丢失任何信息，也不会产生虚假信号。如只取原实信号x(t)的正频部分z(t)(由于z(t)只含有正频分量，故z(t)为复信号)，那么就把z(t)做x(t)的解析表示，即： （3-1）其中Hx(t)叫做信号x(t)的Hilbert变换。即： （3-2）由于Hilbert变换是正交变换，所以解析信号z(t)的实部和虚部是正交的。一个实信号的解析表示(正交分解)在信号处理中有着极其重要的作用，是软件无线电的基础理论之一，从解析信号中很容易获得信号的三个特征参数：瞬时幅度、瞬时相位和瞬时频率，而这三个特征参数是信号分析、参数测量或识别解调的基础。对于一个实的窄带信号： （3-3）式中a(t)、(t)分别为信号的幅度调制分量和相位调制分量，Wc为信号的载频。可以证明x(t)的Hilbert变换为： （3-4）所以窄带信号的解析表示为： （3-5）用极坐标形式可以表示为： （3-6）式中，称为信号的载频分量，它作为信息载体不含有用信息。将上式乘以，把载频下移Wc，得到基带信号(或称为零中频信号)，记为，有： （3-7）其中，（3-8）分别称为基带信号的同相分量和正交分量。基带信号为解析信号的复包络，是复信号，即基带信号既有正频分量，也有负频分量，但其频谱不具有共轭对称性，若随意剔除基带信号的负频分量，就会造成信息丢失。从以上分析可以看出，一个实的窄带信号既可用解析信号z(t)表示，也可用其基带信号(零中频信号) 来表示。但是，在实际中很难实现理想的Hilbert变换的阶跃滤波器，所以准确的解析表示要在实际应用中得到是非常困难的，相比之下，得到基带信号就要容易得多，即将原信号x(t)分别与两个本振信号cosWct和sinWct相乘，再经过低通滤波器就得到了对应的正交基带变换信号，但由于模拟方法产生本振信号的缺点是存在正交误差，从而导致虚假信号的产生。如今，在数字信号处理中，更多的采用数字混频正交变换来进行数字信号的正交基带变换，其两个本振信号正交性可以完全的保证， 将模拟信号x(t)经过模数转换(AD)后得到数字信号x(n)，将该x(n)分别与两个正交本振序列cosWcn和sinWcn相乘后，再通过数字低通滤波器即可得到x(n)的同相分量I(n)和正交分量Q(n)。4 数字下变频中关键模块的分析与设计 本次设计的基于FPGA的数字下变频器的结构主要包括：NCO、CIC、HB和FIR等几部分。可编程下变频模块负责产生数字本振信号与数字混频。NCO采用查找表方法实现，NCO在产生两路正交本振信号的同时也实现了IQ两路的混频功能，完成数字中频到基带的频谱搬移。抽取滤波器组模块包含5级CIC滤波抽取器、HB滤波抽取器和8阶系数可编程FIR滤波器。HB滤波器的阶数为38阶，相对带宽较宽，可以满足处理宽带信号的需求，CIC加HB总的抽取因子可以达到64。7阶FIR滤波器的主要用途是对整个信道进行整形滤波。4.1 数字正交解调-NCO4.1.1 基于查表法实现NCO的原理图4.1用查表法实现NCO结构图NCO产生离散正弦信号最简便、最直接的方法就是查表法，即事先根据正弦波的各个相位计算好相应的正弦值，并以相位角度作为地址存储各相位的正弦样本。DDC工作时以1fs的采样时钟周期每输入一个数据，NCO的相位累加器就增加一个2×fo/fs的相位增量，然后以累加后的相位作为地址，输出该地址上的数值，得到的就是该点的正弦样本值，其中fo为本地振荡频率；fs为NCO输入信号的采样频率。用查表法实现的NCO结构如图32所示。其中的初始相位控制字用来设置本振信号的初相，相位步进控制字用来设置本振信号的频率。基本结构包括：相位累加器和正弦查找表ROM。利用SinCos函数的对称性可以将开销减小到l4；利用SinCos函数关系，通过函数变换处理可以进一步将开销减小。其中NCO输出频率: （4-1）其中：频率控制字为fword；相位累加器的位数为N。相位累加器以步长fword做累加，产生所需的频率控制数据；把得到的频率控制数据作为地址对ROM存储器进行寻址。数据存储器(ROM)实质是一个相位幅度转换电路，ROM中存储二进制码表示所需合成信号的相位幅度值，相位寄存器每寻址一次ROM，就输出一个相对应的信号相位幅度值。理想情况下，累加器的N位全部用来寻址时，式中：fword为频率控制字；N为相位累加器位数；fclk为输入时钟。当fword=1时， 得DDS的最小分辨率。如果改变频率控制字，就可以改变合成的频率的频偏。 4.1.2 基于查表法的NCO的FPGA实现（1）相位累加控制模块的设计相位累加器由地址加法器和寄存器构成。加法器完成加法，寄存器将加法器的结果加以保存作为下一次相加用。周而复始直到加法器出现溢出。以下是相位累加器的实现程序：module counter(clk,fre_word,address);input clk;input 9:0fre_word;output reg9:0address;reg 31:0 phaseadder;/声明32位锁存器always(posedge clk) begin phaseadder=phaseadder+fre_word;/以fre_word的作为总步长进行累加（例如fre_word=512，即一个周期以512步组成）。 address=phaseadder26:15;/锁存输出取15到26位的地址值 endEndmodule编译以上程序即可得到相位累加器模块。得到的模块入下图所示： 图4.2累加器模块（2）用matlab生成所需的查找表 以正弦查找表为例，在matlab中输入以下程序： x=0:1:4096; y=round(1000*sin(2*pi*x/4096)+1000; a=x;y; f id=fopen('sine.mif','w'); fprintf(fid,'%d:%d;n',a); fclose(fid); 运行产生sin.mif文件，打开sin.mif文件在头加入如下代码 WIDTH=12; DEPTH=4096;/4096=2*12 ADDRESS_RADIX=UNS; DATA_RADIX=UNS; CONTENT BEGIN在数据的结尾加上END保存，并把其放入工程文件夹。同理可得到所需的余弦查找表cos.mif，以配合下一步ip核的ROM使用。（3）波形存储器ROM的设计 在alter公司的QuartusII软件中有自带常用的IP核，使用ALTERA的宏功能库及IP内核可缩短的开发周期，并且成功率更高。ALTERA推建使用现成的或经过测试的宏功能模块、IP内核，用来增强已有的设计方法。当在完成复杂系统设计的时侯，这些宏功能模块、IP内核无疑将大大的减少设计风险及缩短开发周期。使用这些宏功能模块、IP内核允许设计师将更多的时间和精力放在改善及提高系统级的产品方面，而不要去重新开发现成的宏功能模块、IP内核。此次波形存储器就调用了IP核中的ROM模块。操作方法如下：点击工具栏中的“tool”选择“MegaWizad Plug-In Manager”，随后出现以下对话框如图所示：图4.3 ip核种类选择（ip核种类选择选第一项）图4.4 IP核功能类型选择（选择ROM，器件类型Stratix，所用语言及名称) 图4.5 输入输出位数设置（如图输入12位，输出12位） 图4.6（使用默认值） 图4.7 查找表的添加（添加