MSI译码器逻辑功能测试.docx

实验三验证性实验 MSI 译码器逻辑功能测试一实验目的1. 掌握中规模(MSI) 集成译码器的逻辑功能和使用方法；2. 验证 3 8 线译码器和七段显示译码器的逻辑功能；3. 掌握数码管与译码器配合使用的方法；。二实验原理译码器的作用是进行代码间的“翻译”，将具有特定含义的二进制码进行辨别，并转换成控制信号。译码器可分为通用译码器和显示译码器两大类。前者又分为变量译码器和代码变换译码器。l变量译码器 (又称二进制译码器 )，用以表示输入变量的状态，如 2 线 4 线、 3 线 8 线和 4 线 16 线译码器。若有 n 个输入变量，则有 2n 个不同的组合状态，就有 2n 个输出端供其使用。例如，有 3 个输入变量 (或称为地址端 )，那么就可以有 23=8 个不同的地址组合，分别为 000、001、010、011、100、101、110、111，可以控制 8 个输出端，Y 0Y 1Y 2Y 3Y 4Y 5Y 6Y 716 1514 13 12 11 109V CC Y 0 Y 1 Y 2 Y 3 Y4 Y 5 Y 674LS138A 01A 1 A 223S24S3S1 Y 7 GND56(b)781111514 131211 1097Y 0Y1Y 2 Y 3Y 4 Y 574LS138Y 6 Y 711116V CCS1 S2 S3A 0A 1A 2A 01A 1A 223S18GND6S24S35(a)图 3-1(c)38 线译码器 74LS138 逻辑图及引脚排列以 3 线 8 线译码器74LSl38 为例，图3-1(a)(b) (c) 分别为其逻辑图及引脚排列。其中 A 2、A 1、 A 0 为地址输入端， Y 0 Y 7 为译码输出端，S1、S2、S3 为使能端。表3-1 为 74LSl38 功能表。当 S1=1，S2+S3=0 时， 74LS138 工作，地址码所指定的输出端输出0(被选中 )，其它输出端均输出1(未被选中 )。当 S1=0；S2+S3 =×（注：“×”即不论是什么逻辑值的意 思。）；或 S1=×，S2+S3=1 时，译码器被禁止，所有输出同时为l 。表 3-1输S1S2+ S3入A 2A 1A 0Y 0Y 1Y 2输Y 3出Y 4Y 5Y 6Y 7而每一个输出所代表的函数对应于n 个输入变量的最小项。1表表值码验验计（能辑辑逻 证证 输 能能能器线线 验 出相 0 记波波入 形的的端中绘绘： 验验能 ：记记始始论结做讨行行数对对表码码址应上上上在形形察观线报验验- ）中骤 记始始实实 把把设表（ 功其表表写过 译 的 一一建（ 非00 中 表表步录据验验写写数的试试能逻进，线/一组 中中 的”记记原原实画端 形形观一一 路一线线器使处处系位间波入入波出，出出 某对址记记观波用用自址址值 、端端地配 约频 冲冲时理其其-相同入入 号 出出输的的成 由：配分分脉构构 中中 的”记始“在把能功功的 测 表表开路电电辑，上个个”示示平逻接依依0 出八八口路路路产“别00 端址 、 、端使测测能逻逻译 常正正作作部码“若若致是是数的码 与与的的盘器“，”-与与“键的的数揿要要 表功功然电电 部示码码至 开组组器“置置录必察观用用编箱码码 一驱驱 -内实。格路实所画画任理原原分分器要习块块块00 000、 器器(关开开电波示示示显冲冲脉电电 输输示 器器与如如管管 与与 入码码 接码码位数000可可 、入输输相 制制进和 +要只接连连之0 ( 管和和 译成成完验验一箱箱变再显的的存。 码隐隐示码码 )编组组拨平平辑示器示示逻冲冲流 。所 器设验验图图接数 。码 接码位。 示即 、端端应的的码 码 制进进源 通通要要时的) (0和 器器 成上验一箱实实变再示管管存暗暗 管管隐锁消消消消消消消消消字字 -灭灭灭，”全全， 码，功有有器器。工即入入之段管管出需故故阻上上 表功 为 码常为为=，数数时=在在保译态 于于处时 ，定定”全输输时0 隐隐”全输译00 端测测 排排引 管管 极动来来效 ，码 、 入入码码 、 其列列引 所 管管 极驱驱动/码/锁锁 采采验等阴 共 有型类类 动码码段码力动动驱有，功要要器该器器专一一就制的示示 要数数 00 电的的发每 .约约，略不)色、绿通通(随随压的二发发寸寸 0 .数小点点一制十十 位位示用数数 码数 -图脚脚号 0型型用采， 型型 路 共共图脚 引引形出出种)反反刚阳发发能 二平 接必各接接引起极极 - 二二发的路路电阳阳和共共(、 示数常目目是是数码数数 (管 码 合 用用 00 ( 00码示示 如如 组组码/ 将地可还还使使利所 图接可 变下下 函辑辑所如 写写改辑逻的的 ， ，=值址 数数辑现 配据据数系关逻输输每时常常 输输输 -由函函用可码点同同 输输输信数号一一分数数配脉脉钟 配配据冲时入入若码码息端端端出的码据据输 0 反反 出出出应对地入输输 00 令。 如配配个为为就息据据个个端使使需用分分出冲冲可也 - 同有有，器码 +× ； 意辑什什论××注= = 当中中未 出出输其 被输输的所地地作 +，=表功功 。能能为 ，输输译 端入 、 列列图图逻分分) ( 图 器线线 排排图图 器 - 项小变个个 应函所所出每 出 输 同有止器器译译 +， ）思 辑辑么论”注（ ； 当中中被输输它 被被输的定址址作 ， 。功 。使 、 ，输输 00输为 其列列脚图其其 ) -为 码码线 以排及辑辑 器器线线 - 0 )( 0 1100000111111110001101111111001011011111100111110111110100111101111010111111011101101111110110111111111100××××11111111×1×××1111111174LS138 译码器也可作为负脉冲输出脉冲分配器使用，只需利用使能端中的一个输入端输入数据信息，器件就成为一个多路分配器，如图3-2 所示。若令S2=S3=0 ，在 S1端输入数据，地址码所对应的输出端输出 S1 数据的反码； 若令 S1=1、S3=0 ，从S2 端输入数据，地址码所对应的输出端就是 S2 端数据信息的原码。若输入的是时钟脉冲，则数据分配器便 成为时钟脉冲分配器。数据分配器可将一个信号源的数据信息分配器输出Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 774LS138ZY 0 Y 1 Y 2 Y3 Y 4 Y 5 Y 6 Y 7A0 A 1A 2S1S2S374LS138传输到不同的地点。二进制译码器还可以用来实现逻辑函数。由表3-1 知 ，地址输入数据输入A 0A 1 A 2ABCS1S2S3+5V74LS138 正常工作时，每个输出端输出的逻辑关系为图 3-2 数据分配器图 3-3 实现逻辑函数图Y 0A 2 A 1A 0Y 1A 2 A 1A 0Y 2A 2A 1 A 0Y 3A 2A 1 A 0Y 4A 2 A 1 A 0Y 5A 2 A 1A 0Y 2A 2A 1A 0Y 3A 2A 1A 0若在地址端赋值A 2=C，A 1=B ， A 0=A ， 74LS138 的输出逻辑式可以改写为Y 0C B AY 1C B AY 2C BAY 3C B AY 4C B AY 5C B AY 6C B AY 7C B A现在要用74LS138 实现如下式所示的逻辑函数ZC B AC B AC B ACBA先通过如下变换ZC B AC B AC B ACBAY0Y1Y2Y7Y0Y1Y2Y7Y 0 Y1 Y 2Y 7由上式可接成如图3-3 所示电路。利用使能端能还可以方便地将两Y 0Y 1 Y 2 Y 3 Y4 Y 5 Y 6 Y 7Y 8Y 9 Y 10 Y 11 Y 12 Y 13 Y14Y 15个 3/8 译码器组成一个4/16 译码器， 如图 3-4 所示。2. 数码显示译码器Y 0Y 1 Y 2 Y 3 Y 4 Y 5 Y6 Y 774LS138(1)A 0A 1 A 2S1S2S3+5VY 0Y 1 Y 2 Y3 Y 4 Y 5 Y 6 Y 774LS138(2)A 0 A1A2S1S2S32D 0D 1D2D3图 3-4用两片 74LS138 组合 4/16 译码器a. 七段发光二极管(LED) 数码管LED 数码管是目前最常用的数字显示器，图3-5(a)、(b) 为共阴管和共阳管的电路。共阴管即所有的发光二极7abcdefgh(a) 共阴连接M- abcdefghMg f - a bafgbecdh+Me d - c h MMg f + a bafgbecdhe d + c h M管的“ - ”极连在一起引出M脚接地，其它各脚必须 接 高 电 平 二 极 管 才 能 发亮；共阳管刚好相反。(c) 为两种不同出线形式的引 出脚功能图。其中共阴管 本 电 路 采 用 的 型 号 为5011 ，共阳管采用的型号50115012(b) 共阳连接(c)符号及引脚功能图 3-5LED 数码管为 5012 。一个 LED 数码管可用来显示一位 0 9 十进制数和一个小数点。小型数码管(0.5 寸和 0.36 寸)每段发光二极管的正向压降，随显示光(通常为红、绿、黄、橙色)的颜色不同略有差别，通常约为2 2.5V ，每个发光极管的点亮电流在5 10mA 。LED 数码管要显示BCD 码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。b. BCD 码七段译码驱动器151413 1211109fgabcde此类译码器型号有74LS47( 共阳 )， 74LS48( 共阴)、CD4511( 共阴 )等，本实验系采用 CD4511 BCD 码锁存 /七段译码 /驱动器。驱动共阴极 LED 数码管。图 3-6 所示为 CD4511 引脚排列。其中16V DDBCCD4511 LT BILEDA V SSA 、B、C、D BCD 码输入端a、b、 c、d、e、 f、g 译码输出端，输出“l” 有效，用来驱动共阴极LED 数码管。12345678图 3-6CD4511 引脚排列LT 测试输入端，LT = “ 0”时，译码输出全为“1”。BI 消隐输入端，BI =“ 0”时，译码输出全为“0”。LE 锁定端， LE= “1”时译码器处于锁定(保持 )状态。译码输出保持在LE=0 时 的数值， LE=0 为正常译码。表 3-2 为 CD4511 功能表。 CD4511 内接有上拉电阻，故只需在输出端与数码管笔段 之间串入限流电阻即可工作。译码器还有拒伪码功能，当输入码超过1001 时，输出全为“ 0”，数码管媳灭。表 3-2输入输出LEBILTDCBAabcdefg显示字形××0××××1111111×01××××0000000消隐0110000111111001100010110000011001011011010110011111100101101000110011011010110110110110110001111101101111110000011100011111110111001111001101110100000000消隐01110110000000消隐01111000000000消隐01111010000000消隐01111100000000消隐01111110000000消隐111××××锁存锁存注：消隐即数码管各LED 全暗。锁存即数码管的显示不再改变。若用实验箱，一般实验装置上已完成了译码+5V器 CD4511 和数码管BS202( 或 5011)之间的连接。实验时，只要接通+5V 电源和将十进制的BCD 码V DDRLED接至译码器的相应输入端A、B、C、D 即可显示09 的数字。四位数码管可接受四组BCD 码输入。CD4511 与 LED 数码管连接如图三实验设备与器件3-7 所示。数据输入ABabCcCD4511V DD1 +5V 直流电源3连续脉冲源5逻辑电平显示器2双踪示波器4逻辑电平开关6拨码开关组 (编码器 )D LT BILEd e fgVSS7译码显示器8 74LS138 ×2、74LS00 一块， 74LS04 一块。四实验预习要求1. 复习有关译码器和分配器的原理。2. 根据实验任务，画出所需的实验线路及记录表格。五实验内容图 3-7CD4511 驱动一位 LED 数码管1. 数据拨码开关(实验箱上编码器)的使用（只需观察，不必记录）将实验装置上的“编码器”某组拨码开关的输出D 、C、B 、A 分别接至“译码显示” 部分的D、 C、B 、A ，接上 +5V 电源，然后按功能表3-2 输入的要求揿动四个数码的增减键 (“ +”与“ - ”键)，观测“编码器”拨码盘上的数字与LED 数码管显示的对应数字是否一致，若正常则“译码显示”部分工作状态正常。2. 74LS138 译码器逻辑功能的测试将译码器使能端S1、 S2 、 S3 及地址端A 2、A 1、A 0 分别接至“逻辑电平产生电路”的输出口，八个输出端Y 7 Y 0 依次连接在“逻辑电平显示电路”的八个输入口上，拨动“逻辑电平产生电路”的开关，按表3-1 逐项测试74LS138 的逻辑功能，并把结果填写在“实验原始数据记录”步骤1 的表 1 中。3. 用 74LS138 构成时序脉冲分配器实验要求为： 由 74LS138 组成的分配器输出端Y 7 Y 0 的信号与CP 输入信号同相。参照图3-2 及其实验原理，令时钟脉冲CP 的频率约为10kHz 。令分配器的地址端A 2、A 1、A 0 为某一值（地址值自定），用示波器观察和记录与地址相对应的某一Y X 端的输出波形，注意输出波形与CP 输入波形之间的相位关系。注：此处要使用示波器的双线功能，一路观察CP 波形，一路观察输出波形。把 CP 与某Y X 端的波形画在“实验原始数据记录”步骤2 的表 2 中。4. 用两片74LSl38 组合成一个4/16 线译码器，并进行逻辑功能的测试，把测试的数值填写在“实验原始数据记录”步骤3 的表 3 中。5. 利用 74LS00（与非门）和 74LS04（非门）搭建一个如图 3 8 所示的 2/4 线译码器， 通过填写真值表验证其逻辑功能 （真值表自行设计并把表置在 “实验原始数据记录” 步骤 4 中）。Y 0Y 1Y 2Y 311111A 1A01图 3-8六实验报告1. 画出实验线路，把观察到的波形画在坐标纸上，并标上对应的地址码。2. 填写各表格，对实验数据进行分析、讨论，并做出结论。实验原始数据记录步骤 1： 74LS138 逻辑功能验证表 1输入输出S1S2+ S3A 2A 1A 0Y 0Y 1Y2Y 3Y 4Y 5Y 6Y 71000010001100101001110100101011011010111步骤 2：绘出其中一个输出端的波形。表 2地址输入码波形记录A2 A1 A 0=CP与地址相对应输出端YX=步骤 3：验证4 16 线译码器的逻辑功能。表 3地址码输出D 3D2D1D0Y 0Y 1Y 2Y 3Y 4Y 5Y 6Y 7Y 8Y 9Y 10Y11Y 12Y 13Y14Y 150000000100100011010001010110011110001001101010111100110111101111步骤 4：验证2/4 译码器的逻辑功能。表 4（自行设计验证译码器的真值表）