《EDA技术基础》复习资料.doc

EDA复习资料EDA技术基础题库及参考答案（试用版）目 录一、填空题1二、单选题5三、简答题10四、应用题11五、上机实验题15I ; ; 低低输;( 高- :0 数载） 由-; ' 检检钟 变义 ) _ 构构 端输- _ 端端行 - : 能使数并有钟- 存移 - 用-; 存位移位置并同; 输口数- ; < ''= 信信输大- = = ; 值，大 '> ( 于测检计允 : 能使同许是检 ' 升升检 ' 步异-;'' (= 变义 ) _ _ 进- , ( 构结 0 出进 ) : ) _ ; _ ( 0 . _ _ 用调 器计制的钟同复有个; 的实射 的层- > ,= ( )> = = 语例-; ,>, = : 线接部号个义- _ ) ; : ( ) , 语声半- 构- _ ; _ ： 定端 _ , ( . 用调- 描设器制进; ; > '' '= " '' ;< =0" 0< < " 0= 0= 0 语 表类 进- 给后 即并- 信矢逻准- 0 ( : _ 端出- ; : , 说体 ;. . 用用 方描表：半 赋出对 = 判沿上 = ' 信定-0 ( _ 构- 端端定 ; ( _ 说实- _ . _ 数计 赋赋输计 ''= '' 输进断- 0 “ 清位-00:) )0> (: + 高- " ) 加计-; 低- "0") 判升 = 复清器 )0 变定-0 ( ( 0 0 输位- 输计-0 _ : _ : 0 _ _ . 用调 整充， 数 序空序程 出输/; 入输/; 入据/ 0 择路选 ; , ( 出据数; 入能/; 入输/ 冲态：块/) ) _ 0 择选多 出输-) _ 能 -; _ 入输- : 冲态：体 件元理原描例0 断，时 出输 关数 入数 ，行据作电0 出0 为输与。门的入设程 )( < ( ) : ) _ )0 _ _ ( ._ 程程 能的路明，面 端于时. 0 = 输，. <. ; 输，. 0 ，数二 是. 0.。器据制二计程 < < < 0< , ) _ :, ) ) _ ( _ . . 程 能的计明， 推此 ，被 时 ; 出被数，00 。出是端控0和 入数是 择据选计程 ” ” = ” 0” 0 0= < 0 & )0 : ) _ _ , _ 0, , 0, ( 程程 能功电说序面一块用艺 。数现表查。找器数的） 存由主单逻计，可的次每源的不种构部 艺 用。件 于构该结积构列与要辑构定，迟线布源连定固结内 构结 。式表 输，阵 为图答编格 码 码一 编输接点个”状法有、速出式_，状态状.                        值辑     辑标义，库 的 .字是全 字字或   母大    和小的示   型的 逻标预库 在 输.   入  结.  计   或有可计个 <   . =   ：号    应初信定中 .变.  数  常  号元单当义对信能   .   .     成式   件，条 中 中 .        0 符标合不   中标下功内特外器约合器能的器性件    构，两与体块模（计言语结是 调设次高      真.       编        综    是要符个生件下成 在条的语条中且中行句  语条择相允且现能选句 句； > 有必句 内围的式必值符或选句    是正法句 关.式式<变目达般值量用使，使可表号的在时一它生立值的变用使序进在它局量  的法量关 .                   体法中 作可哪号明能号使不序和在用作次第结，多信，中同出以也以既的义式端号。接硬某中物号    是正法号于 >      >      令定中软 命哪下   器   配.   .      称软要路为转描硬中工在 语  语件元 句 .    程     是语行，语 作工      库      。   工计 是库其用持共 = 0=  。   的，述检钟下言         .   。   件的个  定                。    ） （ 达辑 ,=   不         个      个      个具 权产.  义有  统    供网     是的，  片芯 器  义定  系     络    义文的中    .        .            文阵编可  .              。  是简件辑可 造辅计.      辅计  助计      化动电。   是文中   语    句 .          句。   是语序不 定确      .             值） （ （达辑， 果  优可     低优括 号使 .   优改号。    确说优运   是法面     最的   个同     先      的法级算 最先优关   级的辑逻 高先算关.  最的辑。   是的的先算  值初   个没  号      。    的字 _           .             字高义 _   错都三              _ _       _ 。   是据用直声必 0“.           .     位于据  0“               .。    实属数   没者  <量变  是值 :值量。   是正的信                  _。   是标标 合符           .  _.       _。    标标   符任     头用可 头字以       开英必。    正符标言 准 敏    大  能只   的感。   是大言 的  定不.    要名件 关体名件    不体名文    求时源译   配    体.      体    的 关 程.     . 体.    体实   的逻目述 体程  置何  中   中实    义定输入项一对不 完的程成快比 _号其语信中电控 路双电合 辑时_果结句 的电电态 路 路辑. 辑序_可结， 成用 自协师电 术试扫语语件 编储取机 列程器逻编复 系 ） （ ）（ （ ） ） ） 来起意的边略文序程体库体中在集以，或体他被、程类数已为 文形共序共工设户）（于用行现用 来起名信（ 的中口元将映名号（，语 化任并序序兼句） （ _ 语号件中时输出和号号（计是应号感，语的任任并序的的语由结 中 常常号和量息信往来用前句并 只以的法则号敏（弧括 进 含 次）数环” 0 ， 性性要其须明声） 量变句 变个是变中 _ 的 用用（只，作不“中中 任 成式表须件，个应中语 0= = 沿沿 检语用 0 = = 沿沿 检 语， ）（符的标， ：） 值量目中构 构 进程 程 结 程 （定_须变，_号间序变据量间时定是赋信的即是传）（ 变号为为时任，即输数）中 变数元计前定对息能） _符标错 是 中标 _ _ _ 符标合 符划划的确符头，规名标 向出能有口明中句口 向向口声（，明端 向出为端中句口 向方输端 ，句口 库标（的用调真出分部的，（的高可实的结结实设输计）序 元计立个并受合 / / （命仿设文的 编综辑证证行才过件理电输式图 编波辑号本图原式） 用，入理实软 软综具 描级是 . .）（类文形的 . .）类形的 真仿者仿功电设令（的 步步步的法测）（设对调计次被合） （用的元生件图环集 编综译编辑 为过正是计并，等文和提延适分、综立建取网译，具 _ 夹件）（库元出入、触门，件工 “ “ “ “ ）菜项计编波编本文辑式方用采真立软 ·· + ）（式表示如图中 ） （的 不器 号符个建计为命 （ 目工自 夹目 目根 认） 保接件设 构 系0 中的生公 在来来构 是 期称文件逻可现 件辑编的找基 确，的原结 计设行也方入原述能行对法设输原法方上底是法计输计设电规成合，观直计图 （正法面统电数法设图测件综下能入文 图试件适下能本 /试测下仿综适本 图理测测载适能输 / 的列下设术 选 _ 和_ _ 三大厂 的数为 失存 息编电，程可结 类两 和 件器 模规不程和号符产命 菜 执要下 ) = ) ( ) = 声声 构 ； 声 实 - ) ， 声 包、 ； _ 体计 种法_和_法_位为方口化存存文_ _要序，编 用程_口_一模或体当连_一为计实设设将化型型_ 数_） （_有子_信_都目的值赋的 行 却本的成句序 句语 行行条下自的序是，_ ( 和 过 程 现句序 _） （行和_ 句 包描的等等类的束获检完沿时于可符性 义中 （操 _ （符术_ 作系、 _操_作操 值历持以 前 以，值一 号信用和声过、在只 量 ) (量 义定 明 部 在般值变恒 序器器型各存是， 量 变 据 来括 双 要符起 引 符单序 _ _ _ 括关口，明端 _ _ _ 是的最准 的常 。束 划 且构下或数干后 字 须”识短（标 分的不外构 它 辑_ 辑 的设来构的 部看以，信一对体是 脚 端/ 单设指声的成成体 分明实 由设序程 基构们分组的计是体 实 其构等置和 构 实 程 由设 实 称 整思的 压混 ”“载程 行_ 的计方此式)( 选需程文计证和设成中_ _ _下编最，路现式_后_序_真的电再定脚片与端入的设_ _是扩形 _定_称过接脚片目端入路计路系层实 计图其可_ 扩件这符个一计，命 以可集 确确是查 ） （ 过一结件存名扩_. _文 ，名的_ ._件计 境设_ _展扩计方. 件理块_选法入原下成 文目 件计存中根磁前设在设因录磁计存能文，环成 式辑同等波和本_图理 授必行一第功软 件_具 发己 件器 方配被置主式置两源资和/入块辑大括处。各多种 、 构找 结乘上结辑_行 和在立 块路个作也一统，用的被既电计 计计统现直计设次 级计_高在然始路层。完层干或个为项设个是真 序_仿 括方检接路所一仿 言硬泛最应 为成式形 方形和 方输 式输 主入的素要 统发 件工 语描 、 器模大 技段展要三 了经空 0 实上 " 题用 0 _ 题、 0 " 题、 _ 空一 0 " " 版答参题础术资复 复参 " " 0、 _ 0 空 要 模描语 件 素 式输和方 为 言 所检 _ 是个层完然在级次现计电被，作个在 _辑结构 多处辑入资置被配 件 具 软行 理_波等 环能计在磁中件文 下入选 计扩 _计_， 文 名结 ）是确可以 ，个这扩_图计实层路端过_ 形_设入脚再真序_路编_中和证选 (方 “ 的 由实 和其实 计分构程设分体成声 对一看构来辑 辑构的标识 字数下 常 准是_，关_ 单 符 括 量 各器 变 量 )只、和号一以 历操作操 系 符 操 义性于时束类等 _ _现程 过 ( 是序行 成本 目_ ） 型设实_连模一_ 序_存方位_法计 ； 、声 ， 实 声 ( = ) 执 产符程 件 可电息 数厂 选下 载测本测 能试文能综图法面（计直规设输上法设对入行设原 基编 逻称 在生0 接 ）根 目 （计个 器（ 示（） · 软采式本编菜 “ “ 件触、库件 _ 译建综适提并正 编综编 件的（）计调（的步步 令电仿真 的. 形类） 是软软入 原 图输件行辑综 设（ / 合计 序计输实结可的的分的 句方 中为 （口向 句中口出 标符划 符 _ 错标 能定前数中数，时是的是据号_变须（ 结程进 中 ：，（） 沿 = 用沿 0中个成 中作（ _是变变）明其性 进括号法只句往息 中的语感是号件 （句序化 映口 起用行设文为、他以文意来） （ 逻 编 件术 自 成 _ 路 电句_时 电 电信_ 比成完对项定   中置 述逻 体 . 程    .   时 文体 件 要 不  是 的  大 敏 言标 必   头     标    ._    符          信   是 量没 属 。      位       0直据 。  _     三都 _字        _字    号没  先是 辑 算高的  算      最  是 运确 改 使括低 可  达 ）    .  定语 句        文是。动      造 简。      .可文         的  系 义         . 个        , （   。       件 。     言述 。 0 共其是工    库  作语是 程 .元  语 描路称   .    软令  >   号正 号某号义以出，多次用不能哪 中        关  局序变值它在表使量达目式句正 句值式内句 选现条 句中的条 件要 综  编  .  高 言模体  器能约内标 不符0    件         义单  数变定应 ： 有   入 标 型 示  全.的义   值         态_式、状个编 码编图阵输。 构结定线构要列构 部不每可逻单存器。现 块序功能程 _ _ 0 & < 0 ” ” 计 入控端 ，数; ， ，计 . ) : 0 计二. 是数0 ， 时 面的程 . ) ) ( < 入与 0 0据 时 例件 ： -_; _ 出 多择 _ 块 / ;入数 ( ;选择 入 入 输 序序 整 调. 0 0- - 0 0 0清复 升 " ;- ) (> :0- 断 =' 计赋 计 . - _ 端 构 ( 定 ' 上 ： 用 ; 体 端 (-矢信 即给 进 表语 " <'" ' 进设 调 . , 端 构 -声, _个线: => 例 =) , -射的 有的器 _ ) 进 结 ( - _ 义 '- 许能 检于 (>'大， ; = 输 ' 口 并位 - -存 -钟数 : - _-端 构 钟 ' -由载 高 (低 ; I一、填空题1 现代电子技术经历了 CAD 、 CAE 和 EDA 三个主要的发展阶段。2 EDA技术包括 大规模可编程器件 、 硬件描述语言HDL 、 EDA工具软件 和 实验开发系统 四大要素。3 EDA的设计输入主要包括 文本输入方式 、 图形输入方式 和 波形输入方式 三种形式。4 目前已经成为IEEE标准、应用最为广泛的硬件描述语言有 VHDL 和 Verilog HDL 。仿真是一种对所设计电路进行间接检测的方法，包括_ 功能 仿真和_ 时序 仿真。5 层次化设计是将一个大的设计项目分解为若干个子项目或若干个层次来完成的。先从底层的电路设计开始，然后在_高层次_的设计中逐级调用 低层次 的设计结果，直至实现系统电路的设计。6 用HDL设计的电路，既可以被高层次的系统调用，成为系统的一部分，也可以作为一个电路的功能块 独立存在 和 独立运行_。7 可编程逻辑器件从结构上可分为乘积项结构器件 和查找表结构器件 。8 PLD（FPGA、CLPD）种类繁多，特点各异。共同之处包括的三大部分是逻辑块阵列、输入/输出块和互连资源。9 FPGA两类配置下载方式是主动配置方式 和被动配置方式 。10 Quartus II是EDA器件制造商ltera公司自己开发的_EDA工具_软件。11 Quartus II工具软件安装成功后、第一次运行前，还必 授权 。12 Quartus II支持 原理图 、_文本 和 波形 等不同的编辑方式。13 在Quartus II集成环境下，设计文件不能直接保存在计算机磁盘根目录中，因此设计者在进入设计之前，应当在磁盘根目录中建立保存设计文件的 工程目录（文件夹） 。14 在Quartus II集成环境下执行原理图输入设计法，应选择_模块/原理图文件(Block Diagram/Schematic File )._方法，设计文件的扩展名是_ .bdf_。15 无论何种设计环境，VHDL设计文件都_ .vhd_的扩展名保存，而Verilog HDL设计文件应以_ .v_的扩展名保存。16 设计文件输入结束后一定要通过 编译（Compiler） ，检查设计文件是否正确。17 在Quartus II集成环境下可以执行 Create Default Symbol 命令，为设计文件创建一个元件符号。这个元件符号的扩展名为 .bsf_，它可以被其他图形设计文件 调用 ，以实现多层次的系统电路设计。18 指定设计电路的输入输出端口与目标芯片引脚的连接关系的过程称为_引脚锁定_。19 Quartus II中波形文件的扩展名是_ .vwf_。20 在完成设计电路的输入输出端口与目标芯片引脚的锁定后，再次对设计电路的仿真称为_时序仿真_或_后仿真_。21 以EDA方式实现的电路设计文件，最终可以编程下载到_ FPGA_ _或_ CPLD _芯片中，完成硬件设计和验证。22 在对设计文件编程下载时，需要选择的ByteBlaster(MV)编程方式，此编程方式对应计算机的 _并行口 编程下载通道，“MV”是 混合电压 的意思。23 一般将一个完整的VHDL程序称为 设计实体 。24 VHDL设计实体由 库和程序包 、 实体 、 结构体 、和 配置 等部分构成。其中 _实体 和 结构体 是设计实体的基本组成部分，它们可以构成最基本的VHDL程序。25 VHDL的设计实体由 实体声明 部分和 结构体 组成。26 VHDL的实体声明部分指定了设计单元的 输入/输出端口 或 引脚 ，它是设计实体对外的一个通信界面，是外界可以看到的部分；VHDL的结构体用来描述设计实体的 逻辑结构 和 _逻辑功能 ，它由VHDL语句构成，是外界看不到的部分。27 VHDL的普通标识符（或称“短标识符”）必须以 字母开头 ，后跟若干字母、数字或单个下划线构成，且不能以 下划线 结束。 28 在VHDL中最常用的库是 IEEE 标准库，最常用的程序包是_ （STD_LOGIC_1164）_。29 在VHDL的端口声明语句中，端口方向关键字包括_ IN _、_OUT _、_INOUT _和 _BUFFER 。30 在VHDL程序中，单个字符要用 单引号 括起来，字符串要用 双引号 括起来。31 VHDL的数据对象包括 变量 、 常量 和 信号 ，它们是用来存放各种类型数据的容器。32 常数是程序中 恒定不变 的值，一般在 程序前部 声明，在VHDL中用 CONSTANT_ 语句定义。33 VHDL的变量(VARIABLE)是一个 局部量 ，只能在进程、函数和过程中声明和使用。34 VHDL的信号(SIGNAL)是一种数值容器，不仅可以容纳 当前值 ，也可以保持 历史值 。35 VHDL的操作符包括_逻辑操作符_（Logic Operator）_、_关系操作符（Relational Operator）_、_算术操作符（Arithmetic Operator）_和_ 符号操作符（Sign Operator） 。36 在VHDL中，预定义的 属性标识符 可用于检出时钟边沿、完成定时检查、获得未约束的数据类型的范围等。37 HDL的基本描述语句包括_ 顺序语句（Sequential Statements）_和 并行语句（Concurrent Statements）_。38 VHDL的顺序语句只能出现在 进程（PROCESS） 、 过程_(PROCEDURE)_和 函数(FUNCTION)_中，是按程序书写的顺序自上而下、一条一条地执行。39 VHDL的PROCESS语句是由 顺序语句 组成的，但其本身却是 并行语句 。40 VHDL的并行信号赋值语句的赋值目标必须都是_信号_。41 VHDL的子程序有_过程（PROCEDURE）_和_函数(FUNCTION)_两种类型。42 元件例化是将预先设计好的设计实体或设计模块作为一个_元件_，连接到当前设计实体或设计模块中一个指定的_端口_。43 VHDL的程序包是用VHDL语言编写的，其源程序也需要以_vhd_文件类型保存。44 元件例化时端口映射方式分为_位置_映射法、_ 名称_映射法和_ 混合_映射法3种。45 注释VHDL设计实体：LIBRARY IEEE；USE IEEE.STD_LOGIC_1164.ALL； - 库、程序包 声明ENTITY H_ADDER ISPORT(A，B：IN STD_LOGIC；SO ，CO：OUT STD_LOGIC)； - 实体 声明END ENTITY H_ADDER； ARCHITECTURE ART2 OF H_ADDER IS - 结构体 声明BEGINSO<=(A OR B) AND (A NAND B)； CO<=NOT (A NAND B)；END ARCHITECTURE ART2；46 在Quartus II环境下，要通过执行File菜单下的 Create Update / Create Symbol Files for Current File 命令产生元件符号。47 按结构特点和编程工艺的不同，大规模、高密度PLD器件可分为 CPLD 和 FPGA 两大类。48 采用SRAM结构的可编程器件，在系统断电后编程信息 不保存（消失） 。49 在世界上为数众多的EDA生产厂商中最大的三家是 ALTERA 、_ XILINX _和 _Lattice 。17二、单选题1 关于EDA技术的设计流程，下列顺序正确的是 ( A )A 原理图/HDL文本输入功能仿真综合适配编程下载硬件测试B 原理图/HDL文本输入适配综合功能仿真编程下载硬件测试；C 原理图/HDL文本输入功能仿真综合编程下载适配硬件测试；D 原理图/HDL文本输入功能仿真适配编程下载综合硬件测试2 对利用原理图输入设计方法进行数字电路系统设计，下面说法是不正确的（C）A 原理图输入设计方法直观便捷，但不适合完成较大规模的电路系统设计；B 原理图输入设计方法一般是一种自底向上的设计方法；C 原理图输入设计方法无法对电路进行功能描述；D 原理图输入设计方法也可进行层次化设计。3 下列对CPLD结构与工作原理的描述中，正确的是（C）A CPLD是基于查找表结构的可编程逻辑器件；B CPLD即是现场可编程逻辑器件的英文简称；C 早期的CPLD是从GAL的结构扩展而来；D 在Altera公司生产的器件中，MAX7000系列属CPLD结构；4 Quartus II的设计文件不能直接保存在（ B ）。A 系统默认路径 B 硬盘根目录 C 项目文件夹 D 用户自定义工程目录5 执行Quartus II的（ A ）命令，可以为设计电路建立一个元件符号。A Create Update / Create Symbol Files for Current File B Simulator C Compiler D Timing Analyzer6 在下列器件中，不属于PLD的器件是（C ）。A PROM B PAL C SRAM D PLA7 在PLD中陈列图如下所示，其逻辑表达式为（B）F=A+B+CF=A+CF=A·CF=A·B·C·D8 使用Quartus II工具软件建立仿真文件，应采用（D）方式图形编辑文本编辑符号编辑波形编辑9 建立设计项目的菜单是（C）“File”®“New ”“Project”®“New Project Wizard”“File”®“New Project Wizard”10 在plus工具软件中，包括门电路、触发器、电源、输入、输出等元件的元件库是（C）文件夹maxplus2max2libmf Bquartuslibrarymega_lpmCquartuslibraryprimitives Dmyedamygdf11 在Quartus II工具软件中，完成编译网表提取、数据库建立、逻辑综合、逻辑分割、适配、延时网表提取和编程文件汇编等打操作，并检查设计文件是否正确的过程称为（B）编辑编译综合编程12 在Quartus II集成环境下为图形文件产生一个元件符号的主要用途是（D）仿真编译综合被高层次电路设计调用13 仿真是对电路设计的一种（B）检测方法直接的间接的同步的异步的14 执行Quartus II的（B）命令，可以对设计电路进行功能仿真或者时序仿真Create Default Symbol BStart SimulationCompiler DTiming Analyzer 15 Quartus II的波形文件类型是（A） . vwf . gdf . vhd . v16 Quartus II的图形设计文件类型是（B） . scf . bdf . vhd . v17 Quartus II是（C）高级语言硬件描述语言EDA工具软件综合软件18 使用Quartus II工具软件实现原理图设计输入，应采用（A）方式模块/原理图文件文本编辑符号编辑波形编辑19 使用Quartus II的图形编