《计算机组成原理》期末考试复习要点.doc

计算机系2006级本科（14）计算机组成原理期末考试复习要点一、试题类型：填空题、选择题、简答题二、重点章节第二、三、四、五章三、复习要点与模拟题 数据表示、运算1 进制转换；原码、反码和补码的表示. 将十进制数+107/128和-52 化成二进制数，再写出各自的原码、补码、反码表示（符号位和数值位共8位）. 将十进制数一0276和47化成二进制数，再写出各自的原码、补码、反码表示(符号位和数值位共8位)。. (21)10 ( )2 ( )8 ( )16. x一0100l x原 ( ) x补( ) -x( ) . y=0010l Y原( ) Y( ) Y补( ) YX补( )考核知识点：1）进制的转换 2）定点整数、小数的三种码表示3）技巧： 将107转换成二进制后小数点移位（128=27 ）l 先写成8位，再转换成原码、反码、补码，如：-52先写成 0110100，再转换成原码10110100、反码11001011、补码110011002有权码与无权码的判断与推导 （27）10=（ ）BCD复习指导书P11第2小题考核知识点1）BCD码是最基本的有权码，也称8421码或二-十进制码。BCD码实际上是十进制编码，只不过每一个编码用4位二进制数来表示，如35=（00110101）BCD 注意与35的二进制表示是100011两者有区别。2)其它有权码（一般4位）见书P72表2.9，判断推导过程见复习指导书P133 补码加减运算及溢出判断用补码运算方法计算x十Y?并判断结果是否溢出(采用双符号位)。 (1) x010ll Y=01100(2)       x=一01011 Y=01001解：(1) x补001011， Y补001100 001011 十 001100010111 因结果双符号相异，有溢出  (2) x一0.1011 Y01001 ·· x补11.010l Y补00.100l l1.010l 十 00.100l 11.1110 因结果双符号相同，不溢出考核知识点 1）补码（双符号位）的表示2）溢出的概念与判断4浮点数加减运算设A=-0.101101*2-3 , B=0.101001*2-2,首先将A、B表示为规范化的浮点数，要求阶码用4位（包括阶三符号位）用移码表示，尾数用8位（含浮点数的符号位）原码表示；再写出A+B的计算步骤和每一步的运算结果。答案参见复习指导书P3考核知识点 1）浮点数、阶码、尾数的概念 浮点数是指小数点在数据中的位置可以左右浮动的数据。它通常被表示成： N=M*RE 其中M尾数、R为阶码的基数、E为阶码。 尾数的位数决定了浮点数的表示精度，阶码的位数决定了浮点数的表示范围。 机器零在浮点数的表示：各位（包括阶码位和尾数位）都清位0。2）浮点数加减运算步骤： 对阶、尾数求和、规格化处理、舍入处理、判溢出5原码一位乘法题目和答案参见书P83考核知识点 原码一位乘法的运算步骤n位乘法转换成n次加法和n次移位（右移）6补码一位除法题目和答案掺见书P91考核知识点 补码一位乘法的运算步骤（二）指令的基本格式和功能、寻址方式、指令流程1举例说明计算机中寄存器寻址、寄存器间接寻址、变址寻址、堆栈寻址从形式地址到得到操作数的寻址处理过程。2 要说明条件转移指令和无条件转移指令的相同点和不同点?子程序调用指令与转移指令的区别是什么?3 原理性地说明ADD R0，R1指令、条件相对转移指令的指令格式和执行步骤。答案参见复习指导书P4、P14、P15考核知识点1指令的基本格式和功能指令是用户使用计算机和计算机本身运行的最小功能单位。一台计算机支持的全部指令构成该机的指令系统。指令由操作码和操作数地址（简称地址码）两部分组成。2 寻址方式寻找操作数或操作数地址的方式称为寻址方式。表示在指令中的操作数地址，通常称为形式地址。操作数在存储器中的存储单元地址，称为物理地址（有效地址）。寻址方式包括立即数寻址、直接寻址、寄存器寻址、寄存器间接寻址、变址寻址、相对寻址、基地址寻址、间接寻址、堆栈寻址等。3 指令流程（书P161）CPU的功能是取指令、分析指令、执行指令。因此，指令执行步骤应包括这3部分的内容。CPU中有三个重要寄存器PC、IR和AR的作用必须掌握，其中PC（程序计数器）的作用是存放即将执行指令的地址，IR（指令寄存器）的作用是存放即将执行指令的内容，AR（地址寄存器）的作用是存放操作数地址。CPU执行指令的过程参见书P161图3.2如指令ADD R0，R1的步骤ARßPC读主存，IRß读出内容PCßPC+1R0ßR0+R1结束，检测中断请求，无中断请求，进入下一条指令的执行过程。说明：CPU要执行某条指令，首先将存放该指令的地址（PC中）送入到AR，然后按照AR的内容自动找到存储地址，读出对应的存储单元内容，接着将这一内容即指令的操作码送入IR中，CPU自动从IR中取出指令，分析执行。存储器Memory中央处理器CPUARIR指 令PC地址（三）多级结构的存储系统1多级结构的存储系统的基本组成高速缓冲存储器、主存储器和虚拟存储器2多级结构的存储系统的运行原理和必备条件？即局部性原理和一致性原则、包含性原则，参见书P255和复习指导书P53基本概念读写速度：读、写一个存储单元所需的时间；存储周期：连续两次读写必需的时间间隔存储容量：构成存储器的字节数或字数；地址总线的位数决定了可寻址空间大小，如：地址总线10位，则可以访问210即1KB的存储空间；数据总线的位数与CPU字长一致，数据总线的位数与总线时钟频率的乘积，正比于该总线所支持的最高数据吞吐（输入输出）能力；主存储器分只读存储器ROM和读写存储器RAM（也称为随机存取存储器）两部分。RAM又分为静态存储器SRAM和动态存储器DRAM两种类型。4. 存储器组织的逻辑设计题参见复习指导书P6解题步骤：计算芯片数64K×16bit = 4×2= 8(片) （注：这一步计算实际上是字扩展和位扩展的概念）16K×8bit地址分配存储器64K，需地址线16位，A15-A0存储芯片16K，需地址线14位，A13-A0因此，CPU的16位地址线其中14位A13-A0直接连入存储芯片，高两位A15、A14的组合作为片选信号。存储芯片数据线8位，存储器16位，因此设计时分为2排。画逻辑设计图 ，参见复习指导书P6(四)输入输出设备及输入输出系统这一部分主要是概念问题，希望大家在理解的基础上熟记基本概念与基本原理。1 总线：总线：在计算机的各部件之间传输信息的公共通路。总线的分类：数据总线、地址总线、控制总线。总线周期：通过总线完成一次内存读写操作或完成一次输入输出设备的读写操作所必需的时间。等待周期：被读写的内存和外设的运行速度低（与CPU速度无法匹配），不能在一个数据时间内完成读写操作，就必须增加一到几个数据时间。正常总线周期与成组数据传输方式：前者每次只能传输一个数据（即一个地址时间和一个数据时间），后者可以依次传输多个数据（即一个地址时间和多个数据时间）。计算机的总线结构：单总线、双总线、三总线。2 接口：参见复习指导书P73 中断中断的概念：CPU在执行程序的过程中，如果因出现某种随机事件而收到中断请求，则暂时停止现行程序的执行，转去执行一段中断服务程序，以处理该事件，并在处理完毕后自动恢复原程序的执行。中断的作用：一种重要的输入输出方式；硬件故障报警处理；支持多道程序执行；支持实时处理功能；支持人机交互的重要手段；支持计算机之间高速通讯和网络功能；支持建立多任务系统和多处理机系统。中断过程：包括中断请求、中断响应、中断处理中断处理过程：参见书P346图5.19和P346348内容4 DMADMA的概念：在硬件（指DMA控制器）控制下，实现高速I/O设备与主存储器之间成批交换数据的输入输出方式。采用DMA方式的目的：既要提高高速外围设备与计算机主机（内存储器）之间传送数据的速度，又要降低数据入出对CPU的时间开销。DMA传送过程：传送前的预处理，数据传送，传送结束处理。着重理解其中的数据传送，参见书P350参见复习指导书P13页脚内容11