数字电路复习题(部分答案).doc

如有侵权，请联系网站删除，仅供学习与交流数字电路复习题(部分答案)【精品文档】第 18 页注意：为便于书写，非运算符采用。一、填空题（20分）1、十进制编码中，除了8421码以外，还有5421是加权码。而相邻数字的代码之间只有一位二进制状态不同的编码叫做格雷码2、数字电路中乘法的实现是基于移位和相加。3、虽有公式AB+AC+BCD=AB+AC可实现化简，但常常有必要逻辑式AB+AC的实现电路采用AB+AC+BCD形式，原因是避免冒险竞争。4、逻辑函数的描述方法有：真值表，逻辑函数式，逻辑图，波形图，卡诺图，硬件描述语言。5、和集电极开路门（简称OC）类似的CMOS器件叫漏极开路门(OD)。6、相比TTL，CMOS器件，ECL器件速度更快，功耗更高。7、写出英文缩写的准确中文含义，不得出现任何非汉字。 PROM：可编程只读存储器; TTL：逻辑门电路 DRAM：动态随机存储器;8、AD转换器原理有很多种，速度最快（最快/快/慢），成本最高的是并行比较型。AD时，采样电压往往不能被特定最小数量单位整除，于是引入了量化误差。9、555定时器实现单稳态电路，是电平触发，而4528和74LS121是脉冲触发。10、利用JK触发器J=K=1时输出一个脉冲触发器就翻转一次的特点，可以非常方便的实现计数器电路。二、化简（20分）1、Y(A,B,C)=(0,2,4,6)2、Y(A,B,C,D)=(0,1,2,3,4,6,8,9,10,11,14)=ABC+ABC+ABC+ABC00011110001111011001110001101111 =AC(B+B)+AC(B+B) =AC+AC =C 由卡诺图可得：Y(A,B,C,D) =b+a'd'+cd'3、Y=AB+AC+CD+D4、Y=ABD+ABCD+BCD+(AB+C)(B+D) =AB+AC+D(C+1) =ABD+ABCD+BCD+ABD+BC+CD=AB+AC+D =A(BD+BD)+CD(AB+1)+B(CD+C) =A+CD+BC+BD三、假设信息输入个数为n，如果要设计一个编码器，请归纳所需最少输入输出端个数的计算公式，要求具有无输入判断，优先编码特点。并以二进制输入个数14为例，画出引脚配置图。（10分）四、74LS153是一个双4选1数据选择器(说出器件功能)。写出图中Z与M、N、P、Q之间的逻辑表达式并化简。（10分）(可以借鉴的逻辑式Y1=A1A0D13+ A1A0D12 +A1A0D11 +A1A0D10)五、左图中的电路被称为（请写出全称，给分点3个）：SR锁存器，将改图补成SR主从触发器（可重画）。画出如右图波形驱动下，左图中输出Q和Q 端的电压波形，初态Q =0。（10分）六、（1）74LS90是一种异步(同步/异步)复位，异步(同步/异步)计数的十进制计数器。 （2）74LS90计数边沿是下降(上升/下降)沿。 （3）下左图中QA连接到B端连线作用是：输入计数脉冲加至QA （4）下左图实现的是十进制计数器。 （5）74LS90为什么没有类似74LS160的C进位输出信号？74LS90是下降沿触发计数。10进制计数循环的9->0的QD是下降沿，可以提供高位计数器的计数脉冲。 （6）利用74LS90设计一个置九法6进制计数器（绘于右侧）。（10分）七、利用PROM设计实现多输出输出组合逻辑电路。分析下图中的输出逻辑函数。（10分）八、下图是一个_电路， （1）在图中标出数字信号d3d0及其控制的开关序号S3S0，3为高位，0为低位。 （2）图中电阻R=10k，VREF=5V请计算该图当前输出电压vo。（10分）一、填空题（20分）1、十进制编码中，8421码、5421码、2421码都是加权码。而格雷码的特点是相邻数字的代码之间只有一位二进制状态不同。2、数字电路中减法的实现是基于补码和加法。3、有公式AB+AC+BCD=AB+AC，请使用公式法推导化简过程AB+AC+BCD(A+A)=AB+AC+ABCD+ABCD=AB(1+CD)+AC(1+BD)=AB+AC4、逻辑函数的描述方法有：真值表，逻辑函数式，卡诺图，波形图，逻辑图，硬件描述语言。5、和漏极开路门（简称OD）类似的TTL器件叫逻辑门电路6、综合了TTL，CMOS器件优点，BiCMOS器件的延迟功耗积最小。7、写出英文缩写的准确中文含义，不得出现任何非汉字。 FPGA：现场可编程门阵列; LSI：大规模集成电路 BiCMOS：双极互补金属氧化物半导体 8、关于AD转换器原理，万用表属于双积分式A/D转换器，特点是速度慢，抗干扰能力强。9、555定时器实现单稳态电路，是电平触发，而4528和74LS121是边沿触发。10、JK触发器解决了SR触发器中的约束条件问题。二、化简（20分）1、Y(A,B,C)=(1,3,5,7)2、Y(A,B,C,D)=(0,2,3,4,6,8,9,10,11,12,14)=ABC+ABC+ABC+ABC 00011110001011011001111001101111=AC(B+B)+AC(B+B)=AC+AC=C 由卡诺图可得：Y(A,B,C,D)= AB+BC +D3、Y=AB+AC+CD+D 4、Y=ABD+ABCD+BCD+(AB+C)(B+D)=AB+AC+C+D =ABD+BCD+AB+ABD+BC+CD=AB+A+C+DABD =AB+BC+ABD+CD=A+B+C+D =AB+BC+CD三、数据采集系统的数据源个数为n，请归纳一个最精简的数据选择器所需输入输出端个数（最少）的计算公式。并以数据源个数14为例，画出引脚配置图。（10分）四、利用74LS138（功能名称3线8线译码器）设计一个多输出的组合逻辑电路，输出的逻辑函数是为（10分）Z1=AC+ABC+ABCZ2=BC+ABCZ3=AC+BC+ABC五、左图中的电路被称为（请写出全称，给分点3个）： SR锁存器，将改图补成SR主从触发器（可重画）。画出如右图波形驱动下，左图中输出Q和Q 端的电压波形，初态Q =0。（10分）六、（1）74LS90是一种异步(同步/异步)复位，异步(同步/异步)计数的十进制计数器。 （2）74LS90计数边沿是下降(上升/下降)沿。 （3）下图中QA连接到B端连线作用是：输入计数脉冲加至Qa （4）下图实现的是十进制计数器。 （5）74LS90为什么没有类似74LS160的C进位输出信号？74LS90是下降沿触发计数。10进制计数循环的9->0的QD是下降沿，可以提供高位计数器的计数脉冲。 （6）利用74LS90设计一个置零法6进制计数器。（10分）七、分析如下电路，它是采用_扩展方式。除此以外，存储器还可以采用_方式实现存储容量的扩展。并在图中勾出地址为800所在的芯片。(10分)八、下图中是一个斯密特触发器电路，输入信号vi，VOH=VDD=5V，VOL=0V，VTH=2.5V，R1=10K，R2=20K，计算并描述该电路的阈值电平，画出传输特性图。（10分）1、35.3(10)转换为2进制是100011.0101 (小数部分4位有效数字)，C.5(16)转换10进制是12.3125、相比TTL，CMOS等集成门，二极管与门（或门）电路的扩展使用并联方式而不使用串联，原因是并联扩展并联结构简单，串联扩展抬升输出电压3、TTL反相器输入悬空，输出端是高电平。4、不考虑扩展等情况，要设计一个十选一的数据选择电路，总共需要_个输入输出引脚。5、串行进位加法器相比于超前进位加法器，优点是逻辑电路比较简单缺点是运算速度不高。6、国标中，在触发器电路图符号中，输入端有“>”表示边沿触发，输出端有“”表示主从触发7、若存储器容量寻址容量为0.5M，则地址代码应取219位. 8、写出英文缩写的准确中文含义，不得出现任何非汉字。 PROM：可编程只读存储器; TTL：逻辑门电路 DRAM：动态随机存储器 NMOS：N沟道金属氧化物半导体二、化简（20分）1、Y(A,B,C)=(1,3,5,7)2、Y(A,B,C,D)=(0,2,3,4,6,8,9,10,11,12,14)同试卷二同试卷二3、4、Y=ABD+ABCD+BCD+(AB+C)(B+D) 同试卷二同试卷二三、简答题（15分）1、一种共阳极LED数码管导通压降1.7V，使用OC七段译码器驱动（输出低电平0.3V）。如果使用一枚限流电阻接数码管阳极，希望数字显示最亮时数码管单管段电流10mA，请计算选用的限流电阻阻值，显示数字“8”时的单管段电流大小；4、下图表示不同的集成器件的功耗与延迟的关系，请将TTL、BiCMOS、ECL、CMOS正确的填入4个框中。四、74LS153是一个双4选1数据选择器（说出器件功能)。写出图中Z与M、N、P、Q之间的逻辑表达式并化简。(可以借鉴的逻辑式)（10分）五、左图中的电路被称为（请写出全称，给分点3个）：SR锁存器，虚线框内的电路被称为：与非门_。画出Q和Q端的电压波形，CLK与S、R波形如右图，初态Q =0。（10分）六、（1）74LS163功能表如右图，它是一种_(同步/异步)复位，_(同步/异步)计数的_进制计数器（提示：160163均为计数器）。 （2）74LS163计数边沿是_(上升/下降)沿。 （3）下左图中G2门输出到端连线作用是：_ （4）下左图实现的是_进制计数器。 （5）为什么不利用C进位输出信号？_ _ （6）利用进位信号C设计一个7进制计数器（绘于右侧）。（10分）七、利用PROM设计实现如下多输出组合逻辑电路。写出设计过程，并利用下图实现。（10分）八、计算下图中输出单稳态波形的脉冲宽度，R1=5K，C=200nF，5脚参考电平4V。（10分）一、填空题（15分）1、国标中，在触发器电路图符号中，输入端既有“>”又有“o”的表示下降沿触发，RD端有“o”的表示下降沿触发2、用于描述时序逻辑电路的方法有：逻辑方程式，转换表，状态转换图和时序图。3、作为概念，ROM和RAM的区别及特征缺点是ROM只能读出，一般不能写入，掉电数据不会丢失，RAM是随机存取存储器，它的特点是易挥发性，即掉电失忆，但实际上，ROM中EPROM，E2 PROM等是可以重复写入数据的(请举例2种即可)。5、音乐CD的采样频率是44KHz，原因是根据采样定理和人耳可听频率上限是20kHz。8、写出英文缩写的准确中文含义，不得出现任何非汉字。 FPGA：现场可编程门阵列; LSI：大规模集成电路 BiCMOS：双极互补金属氧化物半导体 二、化简（20分）1、Y(A,B,C)=(0,2,4,6)同试卷一2、Y(A,B,C,D)=(0,1,2,3,4,6,8,9,10,11,14)同试卷一3、Y=AB+AC+CD+D同试卷一4、同试卷一三、简答题（15分）1、一种共阳极LED数码管导通压降1.7V，使用OC七段译码器驱动（输出低电平0.3V）。如果使用七枚限流电阻接数码管阴极，希望数码管单管段电流10mA，电阻阻值应为多少？显示“1”，“2”，“8”时，数码管功耗分别是多少？4、下图表示不同的集成器件的功耗与延迟的关系，请将TTL、BiCMOS、ECL、CMOS正确的填入4个框中。四、利用74LS138（功能名称：3线8线译码器）设计一个多输出的组合逻辑电路，输出的逻辑函数是为（10分）五、左图中的电路被称为（请写出全称，给分点3个）：_，虚线框内的电路被称为：_。画出左图中电平触发SR触发器Q和Q端的电压波形，CLK与SR波形如右图，初态Q =0。（10分）六、74LS90是一种异步(同步/异步)复位，异步(同步/异步)计数的十进制计数器。 （2）74LS90计数边沿是下降(上升/下降)沿。 （3）下图中QA连接到B端连线作用是：输入计数脉冲加至Qa （4）下图实现的是十进制计数器。 （5）74LS90为什么没有类似74LS160的C进位输出信号？74LS90是下降沿触发计数。10进制计数循环的9->0的QD是下降沿，可以提供高位计数器的计数脉冲。 （6）利用74LS90设计一个置零法7进制计数器。（10分）七、存储器可以采用_和_两种扩展方式实现更大容量的存储。分析如下电路，描述该电路的存储容量。(10分)八、计算下图中输出波形的频率，R1=10K，R2=20K，C=200n，5脚参考电平4V。（10分）一、填空题（15分）1、33.3(10)转换为2进制是100001.0100(小数部分4位有效数字)，B.5(16)转换10进制是11.31252、相比TTL，CMOS等集成门，二极管与门（或门）电路的扩展使用并联方式而不使用串联，原因是并联扩展并联结构简单,抬升输出电压,，串联扩展_抬升电压_3、TTL反相器输入悬空，输出端是低电平。4、不考虑扩展等情况，要设计一个十选一的数据选择电路，总共需要15个输入输出引脚。5、串行进位加法器相比于超前进位加法器，优点是逻辑电路比较简单缺点是运算速度不高。6、国标中，在触发器电路图符号中，输入端有“>”表示边沿触发，输出端有“”表示主从触发7、若存储器容量寻址容量为0.5M，则地址代码应取219位.8、写出英文缩写的准确中文含义，不得出现任何非汉字。 PROM：可编程只读存储器; TTL：逻辑门电路 DRAM：动态随机存储器 NMOS：N沟道金属氧化物半导体二、化简（20分）1、Y(A,B,C)=(1,3,5,7)2、Y(A,B,C,D)=(0,2,3,4,6,8,9,10,11,12,14)同试卷一同试卷一3、4、Y=ABD+ABCD+BCD+(AB+C)(B+D)同试卷一同试卷一三、简答题（15分）1、一种共阳极LED数码管导通压降1.7V，使用OC七段译码器驱动（输出低电平0.3V）。如果使用一枚限流电阻接数码管阳极，希望数字显示最亮时数码管单管段电流10mA，请计算选用的限流电阻阻值，显示数字“8”时的单管段电流大小；4、下图表示不同的集成器件的功耗与延迟的关系，请将TTL、BiCMOS、ECL、CMOS正确的填入4个框中。（同试卷二）四、74LS153是一个双4选一数据选择器(说出器件功能)。写出图中Z与M、N、P、Q之间的逻辑表达式并化简。(可以借鉴的逻辑式)（10分）五、左图中的电路被称为（请写出全称，给分点3个）：SR锁存器，虚线框内的电路被称为：与非门电路。画出Q和Q端的电压波形，CLK与S、R波形如右图，初态Q =0。（10分）六、（1）74LS90是一种异步(同步/异步)复位，异步(同步/异步)计数的十进制计数器。 （2）74LS90计数边沿是下降(上升/下降)沿。 （3）下图中QA连接到B端连线作用是：输入计数脉冲加至Qa （4）下图实现的是十进制计数器。 （5）74LS90为什么没有类似74LS160的C进位输出信号？74LS90是下降沿触发计数。10进制计数循环的9->0的QD是下降沿，可以提供高位计数器的计数脉冲。 （6）利用74LS90设计一个置九法7进制计数器（绘于右侧）。（10分）七、利用PROM设计实现如下多输出组合逻辑电路。写出设计过程，并利用下图实现。（10分）八、计算下图中输出单稳态波形的脉冲宽度，R1=5K，C=200nF，5脚参考电平4V。（10分）一、填空题（20分），答案填写在表格中。1、请指出不是数字量的选项B A、模拟信号经过采样保持量化编码B、模拟信号经过采样保持处理的 C、普通网线上传输的数据D、由于信号耦合，7400输出端出现3.6,4.0,0.3三个电平2、CPLD的意思是？D A、增强可编程逻辑器件B、现场可编程门阵列C、闪存D、复杂可编程逻辑器件3、综合性能最好的门器件是：B A、TTLB、BiCMOSC、ECLD、I2L4、在组合逻辑电路中，关于竞争冒险描述正确的是 B A、竞争冒险只存在于一个信号通过不同的传输通道抵达相同的位置时 B、竞争是输入信号在时间上的竞争，冒险是这种竞争引发的尖脉噪声 C、竞争就是冒险，一个意思，两种表述 D、避免竞争冒险的方法只有选通和滤波2种。5、基本SR触发器中所谓“不定状态”对应的输入组合情况下：C A、此时输出状态可能为1，可能为0 B、当输入状态发生变化时，输出状态不定 C、当输入状态同时变化时，输出状态可能为1可能为0 D、此时输出信号无法测量6、U盘的存储单元是用_实现的C A、E2PROMB、PROMC、FLASHD、EPROM7、不属于通用集成器件的是B A、逻辑门B、CPUC、PALD、CPLD8、需要触发才能振荡的多谐振荡电路是：C A、利用施密特触发器实现的B、对称多谐振荡电路 C、利用集成单稳态74121实现的D、利用555定时器实现的9、双极性555定时器的最大负载电流是D A、0.4mAB、4mA C、20mAD、200mA10、A/D中抗干扰能力最差的是B A、并行比较B、逐次逼近C、V-T双积分D、V-f双积分11、在（ ）进制下，表达式98718成立。C A、二B、八C、 十六D、十12、联合国常任理事国一票否决，若同意为1，不同意为0；通过为1，不通过为0（不考虑弃权）。则下列四输入端（）门电路能实现“四人一致同意才通过”的表决功能。A A、与B、与非C、或非D、异或13、电路图符号中输出端有“”表示（）。C A、主从触发器B、三态输出C、集电极开路D、输出端低电平有效14、与十六进制数(29.1)16相等的二进制数为（）。D A、101001.1B、11001.0001C、101010.1D、101001.000115、跟四变量函数的最小项相邻的最小项是（）D A、B、C、D、16、（ ）C A、B、C、D、17、设触发器的初态为Qn，将JK触发器的Q、输出端分别连接到JK输入端，即J=Q，K=，则当CP脉冲到来时，触发器的状态Qn+1为（）。C A、0B、1C、QnD、18、一有双输入变量A、B的异或门，当B分别为1、0时，输出Y分别为（）。A A、AB、0C、0、D、1、19、下列函数表达式中，（）是标准最简“与或”式。B A、 B、 C、 D、20、设触发器的初态为Qn，将D触发器的Q、输出端通过双输入的或非门连接到D输入端，则当CP脉冲到来时，触发器的状态Qn+1为（）。A A、0B、1C、QnD、1234567891011121314151617181920二、填空（20分）1、38.13转换为2进制是_(小数部分4位有效数字)，C2.5D(16)转换10进制是_2、由于二极管门电路输出端的电平比输入端有0.7V的压降，因此在不添加电平调整电路的情况下，不可以使用_联的方法实现扩展或复杂逻辑。同时，二极管门电路相比于TTL门CMOS门器件，可以方便的用_方式扩展。3、TTL或门的一个输入悬空，另一个输入端连接信号A，输出端是低。4、不考虑扩展等情况，要设计一个十选一的数据选择电路，总共需要15个输入输出引脚。5、串行进位加法器相比于超前进位加法器，优点是逻辑电路比较简单缺点是运算速度不高。6、在触发器电路图符号中，输入端有“>”表示边沿触发，输入端有“o>”组合表示下降沿触发7、用于描述时序逻辑电路的方法有： 逻辑方程式，状态转换表， _转换表和时序图。8、作为概念，ROM和RAM的区别是RAM是随机存储器、ROM是只读存储器。事实上，现在的_已可重复擦写，增加内置电源的_可以长时间存放数据。9、OC是集电极开路门的缩写，TSL是三态门的缩写，TG是传输门的缩写，OD是漏极开路门的缩写，（可供选择的：三态门，传输门，漏极开路门，集电极开路门）10、音乐CD的采样频率是44kKz，选择此频率的原因是采样定理和人耳可听频率上限为：_20_kHz三、简答题（10分）1、求的真值表abcdyabcdy0000010000000111001000101101000011110110010001100001011 11011011011110101110111102、画出Y(A,B,C)=m(0,1,6,7)的卡诺图并写出最简逻辑式11000011用卡诺图写出最简式为 Y(A,B,C)=AB+AB四、写出图中Z与M、N、P、Q之间的逻辑表达式。（10分）(可以借鉴的逻辑式Y1=A1A0D13+A1A0D12+A1A0D11+A1A0D10)五、画出左图中电平触发SR触发器Q和Q端的电压波形，CLK与SR波形如右图，初态Q =0。（20分）六、（1）说明下左图是几进制计数器。(功能表见右图)（2）为什么进位输出信号C需要由门G2产生，而不能用74160的C端或G1的输出端得到？（20分）