《数字逻辑A》课程教学大纲（本科）.docx

数字逻辑A(Digital Logic A )课程代码：06410037学分：4学时：72 （其中：课堂教学学时：56 实验学时：16 上机学时：课程实践学时：）先修课程：大学物理B、离散数学适用专业：计算机科学与技术教材：数字逻辑电路设计（第三版），鲍可进，清华大学出版社，2015一、课程性质与课程目标（-）课程性质（需说明课程对人才培养方面的贡献）数字逻辑A课程是计算机科学与技术及相近专业的专业基础课。在学习了大学物理、离散 数学基础课程后的一门课程，学生通过本课程的学习，能够掌握数字电路及数字逻辑的基本知识， 能够分析和设计基本的数字逻辑电路，了解硬件描述语言（VHDL）、可编程器件（PLD、CPLD、 HDPLD、FPGA）、在系统编程技术（ISP）及EDA技术的设计思想等内容，为后续的计算机专业课 程打下基础。（二）课程目标（根据课程特点和对毕业要求的贡献，确定课程目标。应包括知识目标和能力 目标。）1 .知识方面1.1 掌握数字电路的基础知识如数制和编码、逻辑代数等；1.2 了解门电路、触发器等基本结构及工作原理；1.3 掌握组合逻辑、时序逻辑的分析和设计的方法；1.4 掌握硬件描述语言（VHDL）描述逻辑电路的方法；1.5 了解可编程器件（PLD、CPLD、HDPLD、FPGA）、在系统编程技术（ISP）及EDA技术的 设计思想等内容。2 .能力与素质方面2.1 掌握运用逻辑代数设计逻辑电路的方法；2.2 具有数字逻辑电路分析与设计的基本能力；第六章集成 电路的逻辑 设计与可编 程逻辑器件1010讲授、自学2.55.1第七章高密 度可编程器 件66讲授、自学5.1合计561672注：1 .课程实践学时按相关专业培养计划列入表格；2 .主要教学方法包括讲授法、讨论法、演示法、研究型教学方法（基于问题、项目、案例 等教学方法）等。五、课程考核考核形式考核要求考核权重备注平时成绩平时作业：课后完成30-40个 习题，主要考核学生对每节课 知识点的复习、理解和掌握程 度，计算全部作业的平均成绩 再按10%计入总成绩。点名 及课堂提问：以随机的形式， 在每章内容进行中或结束后， 会随机提问，根据回答的正确 度给分，结合平时的点名（缺 一次扣一分），最后按5%计 入课程总成绩。15%实验成绩完成7个实验，主要考核学生 利用实验设备设计、验证逻辑 电路的能力、掌握EDA工具 编程应用的能力并对实验结 果进行分析的能力，最后按15%15%计入课程总成绩。期末考试试卷题型包括判断题、选择 题、填空题、简答题和综合分 析应用题等，以卷面成绩的 70%计入课程总成绩。70%注：1.分学期设置和考核的课程应按学期分别填写上表。3 .考核形式主要包括课堂表现、平时作业、阶段测试、期中考试、期末考试、大作业、小 论文、项目设计和作品等。4 .考核要求包括作业次数、考试方式（开卷、闭卷）、项目设计要求等。5 .考核权重指该考核方式或途径在总成绩中所占比重。六、参考书目及学习资料（书名，主编，出版社，出版时间及版次）1 .马汉达、赵念强编，数字逻辑电路设计学习指导与实验教程（第二版），清华出版社，2015.2 .姜雪松，吴锌淳，王鹰编著，VHDL设计实例与仿真.北京:机械工业出版社，20073杨晓慧，杨旭编著。FPGA系统设计与实例，北京：人民邮电出版社，20104 .欧阳星明 数字逻辑（第三版）.武汉：华中科技大学出版社，20075 .阎石主编。数字电子技术基础（第4版）.北京:高等教育出版社。1998七、大纲说明（内容可包括课程基本要求、习题要求及其它一些必要的说明）1 .采用多媒体教学。2,每次课后布置一些作业，主要是书中所附的习题与思考题。1.1 课程结束后安排1.5周的课程设计，要求见“数字逻辑A课程设计”教学大纲。2017年8月20日2.3 能够运用VHDL语言编程设计简单的数字逻辑电路；2.4 具有使用EDA开发工具对FPGA芯片进行开发应用的而基本能力；2.5 逐步培养学生的综合设计能力。注：工程类专业通识课程的课程目标应覆盖相应的工程教育认证毕业要求通用标准；（三）课程目标与专业毕业要求指标点的对应关系（认证专业专业必修课程填写）本课程支撑专业培养计划中毕业要求指标点2.5,5.1。1 .毕业要求2.5:具备将工程基础知识、计算机基础知识用于计算机领域复杂工程模型验证 求解的能力。2.毕业要求5.1： 了解计算机科学与技术发展现状和趋势。要求指标点课程目标指标点2.5指标点5.1课程目标1.1q课程目标L2课程目标1.3课程目标14q课程目标1.5课程目标2.1课程目标2.2课程目标2.3课程目标2.4课程目标2.5注：课程目标与毕业要求指标点对接的单元格中可输入也可标注“H、M、L-o二、课程内容与教学要求（按章撰写）第一章数字系统与编码（一）课程内容1 .本课程的性质、学习方法、目的、任务。（讲授）.数制及数制之间的转换，原码、反码、补码的概念。（讲授）2 .十进制数的编码及可靠性编码。（讲授）（列出主要知识点、能力点）（二）教学要求掌握数字系统的进制和编码的基本知识。（将相关内容按照掌握、理解、了解等不同教学要求进行分类）（三）重点与难点（若不单独列出，需在教学要求中适当注明）L重点（1）二进制与十进制之间的关系。（2）带符号数的表示。2 .难点可靠性编码中的汉明码。第二章门电路（一）教学内容.数字信号基础。（讲授）1 .基本逻辑门电路。（讲授）. TTL集成门电路基本结构和工作原理。（讲授）2 . CMOS集成门电路基本结构及工作原理。（讲授）（二）教学要求.掌握门电路的基本知识。1 . 了解TTL与CMOS集成电路的原理与特点。（三）重点与难点.重点（1）与或非门的表示及复合门的表示。（2） TTL与CMOS集成电路。1 .难点TTL与CMOS集成电路的工作原理。第三章组合逻辑的分析与设计（一）教学内容.逻辑代数基础。（讲授）1 .逻辑函数的化简。（讲授+案例）.组合逻辑电路的分析。（讲授+案例）2 .组合逻辑电路的设计。（讲授+案例+实验）. VHDL描述基础。（讲授+自学+实验）3 .组合逻辑电路设计举例。（案例）4 .组合逻辑电路中的竞争和现象。（讲授+案例） （二）教学要求.掌握逻辑代数的基本知识。1 .理解运用逻辑代数分析和优化组合逻辑电路。2 .理解根据需求设计组合逻辑电路。3 .掌握用VHDL语言描述简单的组合逻辑电路。 （三）重点与难点.重点（1）逻辑函数的化简。（2）组合逻辑电路的VHDL语言描述。1 .难点逻辑函数的化简和表达式形式变换。第四章触发器（一）教学内容1 .双稳态触发器的工作原理。（讲授）2 .单稳触发器、多谐振荡器、施密特触发器。（讲授+自学） （二）教学要求.掌握RS、JK、D、T触发器的基本工作原理和外部逻辑特性。1 . 了解单稳触发器、多谐振荡器、施密特触发器的基本结构及工作原理。 （三）重点与难点.重点双稳态触发器的状态表、状态图、次态方程、激励表。1 .难点RS、JK触发器的逻辑特性。第五章时序电路的分析与设计（一）教学内容1. 同步时序逻辑电路的分析。（讲授+案例）常用同步时序逻辑电路。（讲授+案例）2. 同步时序逻辑电路的设计。（讲授+案例+实验）VHDL设计时序电路的特点。（讲授+案例+实验）3. 时序电路设计举例。（讲授+案例+自学） （二）教学要求掌握时序电路的分析的方法。1. 理解设计简单的时序电路的方法。2. 掌握用VHDL语言描述简单的时序逻辑电路。3. 掌握使用EDA开发环境的方法。（三）重点与难点.重点（1）时序电路的分析与设计。（2） VHDL语言的时序电路描述。1 .难点时序电路的设计。第六章集成电路的逻辑设计与可编程逻辑器件（一）教学内容1 .常用中规模通用集成电路设计逻辑电路的方法。（讲授+案例）.半导体存储器基本结构及工作原理。（讲授）2 .可编程逻辑器件的工作原理。（讲授）（二）教学要求. 了解常用中规模通用集成电路。1 . 了解存储器的工作原理。2 .理解运用现有的集成电路如译码器、多路选择器等设计逻辑电路的方法。3 .掌握运用可编程器件如ROM、PLA设计逻辑电路。4 .理解使用EDA开发环境的方法。（三）重点与难点L重点（1）集成电路设计逻辑电路的方法。（2）可编程逻辑器件。5 .难点运用现有的集成电路设计逻辑电路。第七章高密度可编程器件（一）教学内容1. ispLSH016的结构与工作原理。（讲授）2. 在系统可编程原理、器件编程元件的物理布局、ISP编程接口、ISP 器件的编程方式。（讲授）FPGA的结构与特点。（讲授+自学）（二）教学要求了解在系统编程技术及相关器件的结构。1. 了解在系统编程原理。2. 了解数字电路的发展趋势及EDA技术。3. 了解FPGA器件的结构与特点。(三)重点与难点1 .重点(1)在系统编程技术。(2) ISP与FPGA的特点。2 .难点FPGA器件的结构与特点。三、本课程开设的实验项目(如课程不含实验，该项可不填)编号实验项目名称学时类型要求支撑的课程目标1验证全加器和半加器2验证必做2.52四位加法器的设计2设计必做2.5, 5.13七人表决器的设计2验证必做2.54同步十进制加法计数器74160的实现2设计必做2.5, 5.15动态扫描电路设计2设计必做2.5, 5.161111序列检测器的设计2设计必做2.5.5.17简易数字钟的设计4综合必做2.5, 5.1注：1.“类型”填验证性、综合性、设计性等;2.“要求”填必做、选做。实验1验证全加器和半加器1、实验目的(1)掌握用TTL小规模集成电路设计组成逻辑电路的方法。(2)进一步加深对半加器、全加器的逻辑功能的理解。2、实验主要内容(1)根据半加器、全加器的真值表，求出输出函数。(2)根据给出的74LS00芯片，将输出函数化成两输入的与非一与非形式。(3)在数字系统基本实验单元板上组成实验电路并验证逻辑功能。3、设备要求(1) PC 机一台；(2)安装好QuartusII软件；(3)数字逻辑实验仪。实验2四位加法器的设计1、实验目的(1) 了解四位加法器的工作原理。(2)掌握基本组合逻辑电路的设计方法。(3)熟悉应用Quartus II进行FPGA开发的过程和方法。(4)掌握VHDL语言程序的基本结构，初步熟悉VHDL语言设计方法。2、实验主要内容(1)编写四位加法器的VHDL程序，在Quartus II文本输入方式下输入VHDL源程序。(2)编译、仿真，锁定管脚、最后下载验证设计。3、设备要求(1) PC 机一台；(2)安装好Quartus II软件；(3)数字逻辑实验仪。实验3七人表决器的设计1、实验目的(1)熟悉VHDL的编程。(2)熟悉七人表决器的工作原理。(3)进一步熟悉组合电路的设计方法。2、实验主要内容(1)设计一位全加器电路。(2)在顶层图中调用全加器和必要的门电路及输入输出连成七人表决电路。(3)编译下载，验证功能。3、设备要求(1) PC 机一台；(2)安装好QuartusII软件；(3)数字逻辑实验仪。实验4同步十进制加法计数器74160的实现1、实验目的(1)学会使用VHDL语言设计时序电路。(2)用VHDL语言设计74LS160计数器功能模块。2、实验主要内容(1)用VHDL设计一个具有7416。功能的电路。(2)通过仿真验证结果正确性。(3)建立一个名为T74LS160的模块，并以原理图设计方法调用该模块，画出完整的计数 器电路。3、设备要求(1) PC 机一台；(2)安装好QuartusII软件；(3)数字逻辑实验仪。实验5动态扫描电路设计1、实验目的(1) 了解数码管的工作原理。(2)学习七段数码管显示译码器的设计。2、实验主要内容(1)预习动态数码管显示的相关内容，根据实验内容，写出设计方案。(2)使用VHDL语言完成代码的设计。(3)使用四个开关作为四位二进制的输入，选择数字信号源模块的时钟频率，下载电路到 实验开发系统验证结果。(4)理解动态扫描的原理，改变扫描时钟频率会有什么变化，总结动态扫描的频率达到多 少时会有稳定的输出。3、设备要求(1) PC 机一台；(2)安装好QuartusII软件；(3)数字逻辑实验仪。实验6 1111序列检测器的设计1、实验目的(1)加深理解序列检测器的工作原理。(2)掌握时序电路设计中状态机的VHDL的描述方法。(3)进一步掌握用VHDL语言实现复杂时序电路的设计过程。2、实验主要内容(1)根据时序电路设计方法，设计出1111”序列检测器电路。(2)在图形编辑器窗口中画出电路图。(3)编译后通过仿真或下载，验证逻辑功能。3、设备要求(1) PC 机一台；(2)安装好QuartusII软件；(3)数字逻辑实验仪。实验7简易数字钟的设计1、实验目的(1) 了解数字钟的工作原理。(2)进一步熟悉用VHDL语言编写驱动七段数码管显示的代码。(3)掌握层次化的设计方法。2、实验主要内容(1)录入VHDL源程序实现十进制计数器。(2)调用十进制计数器模块，用同步置数方式连成24和60进制计数器。(3)调用一个24进制和两个60进制计数器级联构成简易数字钟。3、设备要求(1) PC 机一台；(2)安装好QuartusII软件；(3)数字逻辑实验仪。四、学时分配及教学方法章(按序填 写)教学形式及学时分配主要教学方法支撑的课程目标课堂 教学实验上机课程 实践小计第一章数字系统与编码44讲授、案例2.55.1第二章门电路44讲授、案例、自学2.5第三章组合逻辑设计12820讲授、案例、演示、实验2.55.1第四章触发器66讲授、自学2.5第五章时序 电路的分析 与设计14822讲授、案例、演示、实验2.55.1