移动通信实验指导书.doc

移动通信实验指导书成都理工大学工程技术学院电子及信息工程系 通信技术教研室目 录概 述- 3 -实验一 信源及信宿基本通信实验- 5 -实验二 信源编码实验- 12 -实验三 信源解码实验- 19 -实验四 QPSK及DQPSK调制实验- 23 -实验五 QPSK及DQPSK解调实验- 50 -实验六 QPSK及DQPSK系统实验- 60 -实验七 GMSK调制实验- 63 -实验八 GMSK解调实验- 73 -实验九 无线信道的传播特性实验- 80 -实验十 GMSK通信系统实验（一）信道编译码实验- 88 -实验十一 GMSK通信系统实验（二）交织编码实验- 97 -实验十二 直接序列扩频调制实验- 101 -实验十三 直接序列扩频解调实验- 107 -实验十四 GSM/GPRS移动通信网络- 109 -实验十五 GSM/GPRS话音及呼叫实验- 123 -实验十六 GSM/GPRS短消息实验- 128 -实验十七 GPRS无线上网实验- 135 -实验十八 AT指令实验- 139 -实验十九 CDMA移动台语音及呼叫实验- 146 -实验二十 CDMA移动台短消息实验- 153 -3 概 述 目前移动通信的发展日新月异，在不到二十年的时间里，第二代移动通信系统得到普及，第三代移动通信系统开始建设，已经开始研究第四代移动通信系统，电子、通信以及相关专业的学生、教师和科技人员迫切需要及技术发展和配套教材相适应的移动通信实验设备。北京百科融创教学仪器设备公司开发的RC-YDYL-III型实验系统不仅用于“移动通信”课程以及现代通信技术中关键技术原理性实验教学，更能用于现代通信前沿技术系统化、整体化的学习及训练。完整的实验箱由由四个系统共12个模块组成：键盘模块，基于键盘的液晶显示模块，信源模块，信宿模块，GMSK调制发射模块，GMSK解调接收模块，DSSS调制发射模块，DSSS解调接收模块，QPSK/ DQPSK调制发射模块，QPSK/ DQPSK解调接收模块，GPRS模块， ARM模块，基于ARM的液晶显示模块。各部分采用模块化独立分离设计结构，可独立进行移动通信原理的一般性实验，也可以将它们组合实现若干系统实验。RC-YDYL-III型移动通信原理实验箱结构见图1，整体采用模块化、系统性、开放接口设计，便于教学、扩充和升级。任意一个实验模块可以安到实验箱上的任何位置，即各个模块之间相互独立。这种设计使得用户可以购买其中若干模块，也可购买全部模块，这为设备的研发、生产、维修提供了极大的便利。并且还可以在不更改硬件设备的情况下，可以后续软件升级，及时加入新的前沿实验内容。该实验箱直观友好的实验交互界面，可以让学生在互动中学习移动通信的基本原理及系统构架。全面而有创意的实验设计，内容丰富，包括了移动通信网络构架、移动台组成、移动台入网、移动通信话音服务、移动通信数据传输服务，更多的内容在后续升级版中会得到充分体现。 在RC-YDYL-III型移动通信原理箱中，自带的电源模块完成交流220V到12V的直流变换，自带的数字信号源和载波源提供各模块实验所需的基带信号和正交载波。 综上所述，该现代通信技术综合系统实验箱全面展示了现代移动通信的构架，体现了移动通信设备的内核构成。无论是在原理验证性的实验方面，还是在系统的二次开发方面，以及技术的先进性方面，都具有强大的优越性，是一台非常适合教学及研发的一款实验箱。图1 RC-YDYL-III实验系统结构图实验一 信源及信宿基本通信实验一、 实验目的1、学会实际中的信源及信宿的常用形式。2、了解ARM以及ARMST2410模块的原理，以及基于ARM的Windows CE操作系统的使用方法，并学会在该系统上进行简单的通信实验。3、了解键盘模块的原理及使用方法。二、实验设备1、“现代通信技术综合实验实训系统” 实验箱一台。 2、20MHZ示波器一台。3、实验模块：ARM模块及基于ARM的液晶显示模块，或者键盘模块及基于键盘的液晶显示模块（用户可以根据不同的配置模块做不同的实验，以后情况类似不再赘述）。三、实验原理在本实验箱的设计中，不管是ARM模块及基于ARM的液晶显示模块，还是键盘及基于键盘的液晶显示模块均采用异步串口通信模式。RS232串口是标准的异步通信，其发送接口数据由起始位、数据位、校验位和停止位构成一帧，起始位为低电平（1BIT），用来通知接收端新帧的开始。在不传送数据时，起始位保持高电平。而接收接口不断检测线路的状态，若连续为高电平后又检测到一个低电平，就准备接收新的帧。要正确实现RS232串口的通信，必须设置正确的传输速率，收发双方的波特率一定要相同，标准的波特率如表1-1所示。表1-1 RS232串口标准的波特率序号波特率111023003120042400548006960071920083840095760010115200112304001246080013921600此外，RS232的标准接口9针和25针两种，其控制信号的定义见表1-2所示。表1-2 RS232控制信号定义DB9DB25针号功能缩写针号功能缩写1数据载波检测RXD8数据载波检测RXD2接收数据TXD3接收数据TXD3发送数据DTR2发送数据DTR4数据终端准备RXD20数据终端准备GND5信号地GND7信号地DSR6数据设备准备好DSR6数据准备好RTS7请求发送RTS4请求发送CTS8清除发送CTS5清除发送DELL9振铃指示DELL22振铃指示RXD 在本实验箱中键盘模块采用57600bit/s的异步串口通信速率，ARM模块则可以根据具体实验要求而选择不同的信息传输速率。1、ARM模块及基于ARM的液晶显示模块本ARMST2410模块硬件功能介绍如下：（1） 采用三星公司的S3C2410，主频可达203MHz。（2） 64M字节的SDRAM，由两片K4S561632组成，工作在32位模式下。（3） 64M字节NAND Flash，采用的是K9F1208,可以兼容16M，32M或128M字节。2M字节的Nor Flash，采用的是SST39VF1601，工作在16位模式。（4） 10M以太网接口，采用的是CS8900Q3，带传输和连接指示灯。（5） LCD和触摸屏接口。（6） 1个USB HOST，S3C2410内置的，符合USB1.1。（7） 一个USB Device，S3C2410内置的，符合USB1.1。（8） 2路UART串行口，波特率可高达115200bps，并具有RS232电平转换电路。（9） EmbeddedICE（20脚标准JTAG）接口和并口式JTAG接口，支持ADS，SDT软件的下载和调试以及FLASH的烧写。（10） 蜂鸣器，4个LED灯。S3C2410支持两种启动模式：一种是NAND FLASH启动；一种是从外部nGCS0片选的Nor Flash启动。在这两种启动模式下，各片选的存储空间分配是不同的，这两种启动模式的存储分配图如下：图11 Nor Flash及NAND FLASH启动模式下的存储分配图a) 图是nGCS0片选的Nor Flash启动模式下的存储分配图；b) 图是NAND FLASH启动模式下的存储分配图。说明：SFR Area为特殊寄存器地址空间。具体内容可参考使用手册。2、键盘模块及基于键盘的液晶显示模块 本键盘利用键盘扫描原理来对键盘进行识别， 4*4矩阵式扫描键盘的扫描原理如下：把每个键都分成水平和垂直的两端接入，比如说扫描码是从垂直的入，那就代表那一行所接收到的扫描码是同一个比特，而读入扫描码的则是水平，扫描的动作是先输入扫描码，再去读取输入的值，经过比对之后就可知道是哪个键被按下。 比如说扫描码送入，前面的0111是代表此时扫描第一行P1.0列，而后面的1111是让读取的4行接脚先设为VDD，若此时第一行的第三列按键被按下，那读取的结果就会变成（注意1111变成1101），此即为扫描原理。 由于这种按键是机械式的开关，当按键被按下时，键会震动一小段时间才稳定，为了避免让MSP430误判为多次输入同一按键，我们必须在侦测到有按键被按下，就延迟一小段时间，使键盘以达稳定状态，再去判读所按下的键，就可以让键盘的输入稳定。 键盘模块及基于键盘的液晶显示模块电路如下所示。图13 键盘及基于键盘的液晶开发原理图对于键盘而言，阿拉伯数字即代表可以选择发送的数字信号，A代表信号的单次发送，B代表信号的重复发送，C代表数字信号停止重复发送，D代表清空液晶显示屏，*及#暂无意义因此可以用做二次开发。键盘上的天线可用来发射噪声，调节电位器可以调节噪声大小。在键盘模块中，有两个串口即串口0及串口1，该模块上的各个叠插孔意义如下：COM0 TX：串口0的发送信号通道。COM0 RX：串口0的接收信号通道。GND：接地。COM1 TX：串口1的发送信号通道。COM1 RX：串口1的接收信号通道。 在该键盘模块中，用COM0 TX发射信号，用COM1 RX接收信号。四、实验步骤一）ARM模块及基于ARM的液晶显示模块说明：在本实验中，为使用方便已经将该系统设置成触摸笔格式，所以第四步实验仅仅作为联系用。1）、打开实验箱，接上交流电源线。打开电源开关，以及ARM模块上的开关，稍等片刻即可看到Windows CE的操作界面。2）、插上USB接口的鼠标，此时也可以利用鼠标在该友好界面上进行操作诸如打开文件夹，关闭文件夹（如发现鼠标无反应，重新启动wince）。3）、用鼠标单击窗口下面任务栏中的右边第二个标志，然后在弹出的菜单中选择“键盘”项，则会出现软键盘。则用鼠标点击可代替对键盘的手动操作。若再次单击该标志，在菜单中选择“隐藏输入面板(H)”项，则软键盘会消失。4）、插上USB接口的鼠标，此时也可以利用鼠标在该友好界面上进行笔针设置（触摸笔校准）。双击我的电脑，再双击其中的控制面板，即进入控制面板界面。双击笔针，进入笔针属性，此时可对笔针属性进行设置。在“双击”中，两项设置具体说明已给定，不再赘述。可单击“校准”，则进入校准界面。用鼠标单击“再校准”，进入另一个界面。再按照该界面所述：将笔针轻而准确地在十字光标的中心点击一下，当目标在屏幕上移动时，重复该动作，按ESC键取消。经过若干次十字光标中心点击（一般是五次）后，又进入一全新的界面，则表示新的校准设置已测定。按Enter键接受新设置，按Esc键保留原设置。在此，可利用笔针代替鼠标在Windows CE界面上操作了。例如双击可打开文件夹，将笔针置于界面上一段时间稍侯片刻即相当于单击右键。二）键盘模块及基于键盘的液晶显示模块用导线连接COM0 TX及COM1 RX，在键盘上输入一串阿拉伯数字。1）按A键，用示波器测量通道COM0 TX，观察波形，并不断地单次发送来测量COM0 TX处波形；2）按D键清屏后，再输入一串阿拉伯数字，按B键重复发送，用示波器测量COM0 TX处波形。五、实验报告1、简述串口通信的特点，ARM原理、特点及应用，以及Windows CE操作系统特点（ARM模块及基于ARM的液晶显示模块）。 2、根据实验结果，说明键盘扫描的原理及串口通信的特点（键盘及基于键盘的液晶显示模块）。实验二 信源编码实验一、实验目的1、掌握增量调制编码的基本原理及实现方式。2、掌握测量系统的过载特性、编码动态范围以及最大量化信噪比的概念。3、了解不同位同步信号对编码影响，以及不同位同步速率时的输出编码信号特征。二、实验设备1、“现代通信技术综合实验实训系统” 实验箱一台。2、20 MHz示波器一台。 3、实验模块：CVSD编码模块。三、实验原理（A）基本原理一、基本原理 0 1 2 3 4 5 6 7 t/TS过载噪声量化噪声eq(t)me(t)m(t) RP(t) me(t) p(t) E 1 0 0 1 -E me(t) 0 -C RC>>TS p(t) 1 1 1 1 1 0 1 称me(t)为预测信号，d(t)为预测误差。积分器是一个最简单的预测器，p(t)为“1”时，其输出增加一个量阶，p(t)为“0”时，其输出减少一个量阶。二、量化噪声1、斜率过载量化噪声（过载噪声）输入信号m(t)的斜率大于预测信号斜率导致过载噪声 设 m(t)=Acost，其最大斜率为A 不过载条件 A</TS=fS Amax=fS/ 或 max=fS/A增大量阶和抽样频率fS,有利于减小过载噪声，但大，常规量化噪声大。 一般用提高fS来减小过载噪声语音M中fS= 32kHz，故一路语音M信号Rb=32 kb/s2、 常规量化噪声（量化噪声）eq(t)peq(f)=0 其它< 且在（- ,）之间均匀分布 eq(t)功率Nq=2/3。eq(t)功率谱密度近似为三、M系统抗噪性能设m(t)=Acoskt,则S0=Amax2/2= 设低通滤波器的频率范围为fLfH 则 nq(t) 功率为 Nq=，及信号大小无关 求ne(t)的功率Ne R积分器 C 有误码时，p(t)等于p(t)及误码序列pt(t)之和 p(t) 1 0 0 0 1 E t -E p t (t)的功率为p(t) 1 0 1 0 0 E t -E t2 = ( 2E )2 pe p t 的功率谱密度t2(f) 0 fH fS/2 f pt(t) 2E t -2E 在0fH内t2(f)近似为常数t12(f) t12(f)= Ne(t)的功率谱t22(f) t1(f)2= Ne= fH>>fL Ne= = Ne= S0/N0= 量化信噪比 S0/Nq= 此为最大值 误码信噪比 S0/Ne=讨论： · 令fS=32kHz，f=1kHz，fH=3.4kHz，设最大量化信噪比为SNRimax=26 dB，不适用于长话。 · fS2提高一倍，量化信噪比提高9 dB。 · 信号频率提高一倍，量化信噪比、误码信噪比都减小6 dB。 · 采用数字压扩自适应M改善小信号的量化信噪比，扩大信号的动态范围。 · 采用增量总和调制（调制）改善高频信号信噪比。（）电路原理整个系统的编码电路部分原理图如图2-1所示。图2-1 CVSD编码电路原理图整个系统的编译码电路采用的是MOTOROLA公司的大规模专用集成电路MC3418。下面对编码电路作一下简单介绍。1、编码电路基本工作原理由图2-1可知，音频信号通过端口A_IN经滤波处理后送入MC3418的模拟信号输入脚（1脚），芯片的15脚经一上拉电阻接高电平，表示该芯片为编码芯片，此时芯片内的模拟输入运算放大器及移位寄存器接通，经芯片内部编码器编码后，最终由9脚输出。该信码在片内经过3级或4级移位寄存器及检测逻辑电路，检测过去的3位或4位信码中是否为连续“1”或“0”的出现。一旦当移位寄存器各级输出为全“1”或“0”时，表明积分运算放大器增益过小，检测逻辑电路从11脚输出负极性一致脉冲，经过外接音节平滑滤波器后得到量阶控制电压输入到3脚，由内部电路决定，GC端电压及SY端相同。第4脚（GC）输入电流经过V-I变换运算放大器，再经量阶极性控制开关送到积分运算放大器，极性开关则同信码控制。外接积分网络及芯片内部积分运算放大器相连，在二次积分网络上得到本地解码信号送回ANF端及输入信号再进行比较，以完成整个编码过程。在没有音频信号输入时，话路是空闲状态，则编码器应能输出稳定的“1”、“0”交替码，这需要一最小积分电流来实现。由于可读性开关的失配，积分运算放大器及模拟输入运算放大器的电压失调，此电流不能太小，不由无法得到稳定的“1”、“0”交替码。该芯片总环路失调电压约为1.5mV，所以量阶可选择为3mV。RC-YDTX-SOURCE上各测试点及输入输出点的意义如下：正弦波：测量信源所产生的正弦信号。SIN/MIC：同正弦拨测试点信号一样或同MIC测试点信号一样（由跳线帽控制，跳线帽置于下方SIN处该测试点及正弦波测试点信号一样，跳线帽置于上方MIC处该测试点及MIC测试点信号一样）。MIC：从外部输入的信号（例如音频信号）。BS-OU T（上）：信源模块内部时钟源产生的32KHZ位同步信号。BS-IN：外部输入的位同步信号。BS-OUT（右下）：位同步信号（内部产生或外部输入）。CVSD 编码信号：模拟信号经过CVSD 编码后的数字信号。GND:接地。基带信号：由拨码开关所控制产生的基带信号。A-OUT：经过CVSD 编码后的数字信号或由拨码开关所控制产生的基带信 号（由跳线帽控制）。 此模块中用到的三个跳线及其含义分别是：左边跳线帽（上：语音信号输入，下：正弦波输入），上边跳线帽（左：外接位同步时钟，右：接通内部同步时钟），右边跳线帽（上：基带信号输出，下：CVSD编码输出）。在本实验中，所用到的信源模块意义如下：图2-2 RC-YDTX-SOURCE框图四、实验步骤1、首先将SIN/MIC跳线帽跳到下方SIN位置，BS-IN/BS-OUT跳线帽跳到右方BS-OUT位置，右方跳线帽跳到下方使得A-OUT能输出CVSD编码信号。打开实验箱，接上交流电源线，打开实验箱开关及CVSD编码模块开关： 模拟低频信号源输出至CVSD编译码模块的正弦信号可以通过正弦波端口测到；时钟源引入时钟（32K）可以能过BS-OUT端口测出；在A-OUT端即可测试编码输出。2、调整正弦信号源的电位器，使其输出频率和幅度适当的正弦信号。3、用示波器在A_OUT端口观察CVSD编码输出，调节信号放大调节器改变幅频，记录下每一种频率时的编码波形。4、当以上步骤输出无误可将SIN/MIC跳线帽跳到上面的语音信号输入，用示波器在A_OUT端口观察CVSD编码输出。5、引入外同步信号，重新对该实验分析（在实际中可以采用QPSK模块的64KHZ同步信号，具体用法可见QPSK调制实验）。6、将最右端跳线跳到上面即基带信号的输出，拨动拨码开关通过用示波器观察基带信号，根据8位开关的不同特征来确定最终所得到的不同信源信号。五、实验报告1、简要说明CVSD的原理及应用;2、测量在不同时钟频率下不同原始模拟信号的CVSD编码输出波形，并及原理对比及分析。3、说出系统中的起始编码电平及信号频率及时钟工作频率的关系。4、提出一种提高系统的动态范围的方法。实验三 信源解码实验一、实验目的 1、进一步熟悉CVSD的基本原理,从整体上对CVSD调制解调部分全面把握，掌握CVSD编码及译码的基本原理。2、了解不同时钟频率对CVSD编码及译码的影响。 3、了解CVSD解码电路原理.二、实验设备1、“现代通信技术综合实验实训系统” 实验箱一台。2、20 MHz示波器一台。 3、实验模块：信源模块，信宿模块。三、实验原理整个实验理论部分原理见CVSD编码实验。整个RC-YDTX-TERMINAL模块的框图如下所示。图3-1 RC-YDTX-TERMINAL框图整个译码系统的电路原理图如下所示。图3-2 CVSD译码电路原理图整个系统的编译码电路采用的是MOTOROLA公司的大规模专用集成电路MC3418。CVSD系统各种基本特性这里也略叙了，请参阅实验一。下面分别对译码电路作一下简单介绍。译码电路基本工作原理由图3-1知，端口CVSD_IN送进来的编码数据送入芯片的13脚，即信号输入脚，从图中可以看到，芯片的15脚经一电阻下拉至0电平，所以该芯片工作在译码方式，使模拟输入运算放大器及移位寄存器断开，而数字输入运算放大器及移位寄存器接通，这样，接收数据信码经过数字输入运算放大器整形后送到移位寄存器，后面的工作过程及编码相同，只是解调信号不再送回第2脚，而是直接送入后面的积分网络中，再通过接收通道低通滤波电路滤去高频量化噪声，然后送出音频信号。虽然CVSD系统的话音质量不如PCM数字系统的音质，但其电路比较简单，能用较低的速率进行编码，通常为1632KbitS，在用于单路数字电话通信时，不需要收发端同步，所以CVSD系统仍然广泛应用于数字话音通信系统中。TERMINAL模块的各输入输出点以及测试点意义如下：BS_OUT：TERMINAL模块的位同步提取部分提取的位同步信号输出点。BS_IN：TERMINAL模块的CVSD译码部分输入位同步时钟信号点。NRZ_IN：TERMINAL模块的CVSD译码部分输入CVSD编码信号点。A_OUT：MC3418芯片输出的CVSD译码信号测试点（幅度较小）。CVSD_IN：MC3418芯片输入的CVSD编码信号测试点。GND：接地。S_OUT：CVSD译码信号测试点，通过喇叭直接输出（右下方跳线帽置于上方时有效）。语音输出：CVSD译码信号测试点。LINE_OUT：CVSD译码信号测试点，通过耳机或其他形式输出（右下方跳线帽置于下方时有效）。TERMINAL模块的右下方跳线帽表示到底是通过喇叭输出还是通过耳机或其他形式输出。该跳线帽置于上方表示CVSD译码信号通过喇叭直接输出，置于下方表示CVSD译码信号通过耳机或其他形式输出。四、实验步骤1、打开实验箱，关闭系统电源。 2、将SOURCE模块的左端跳线帽跳于下方，上方左端跳线帽跳于右方，右方跳线帽跳于下方，即采用SOURCE模块内部产生32KHz时钟信号对正弦信号进行CVSD编码。将SOURCE模块的A-OUT端口及TERMINAL模块的NRZ_IN相连接，将SOURCE模块的BS-OUT端口及TERMINAL模块的BS-IN相连接，即编码及译码采用同一时钟频率。3、打开电源开关、信源开关及信宿开关。用示波器观察CVSD编码输出，CVSD解码输出。再改用QPSK_MODO2模块产生的64KHz或其他同步时钟信号，对模拟信号重新进行CVSD编码。记录下每一种频率时的原始模拟信号，编码信号，译码波形。选出最佳输出波形，并记录其编码时的脉冲频率。4、采用MIC信号输入，重做该实验。5、采用外接模拟信号及外接时钟信号，重做该实验（选做）。五、实验报告1简述CVSD编码译码系统的原理性能及应用，并及PCM脉冲编码调制相比较。2画出模拟信号及CVSD编码以及解码信号，进行分析比较并说明原因。3绘制出系统的过载特性曲线（选做）。4求出系统的编码动态范围及最大信号量化噪声（选做）。5说出系统中的起始编码电平及信号频率及时钟工作频率的关系（选做）。实验四 QPSK及DQPSK调制实验一、实验目的 在2PSK，2DPSK的学习基础上，掌握QPSK，以及以其为基础的DQPSK，OQPSK，/4DQPSK等若干种相关的重要调制方式的原理，从而对多进制调相有一定了解。二、实验设备 1、“现代通信技术综合实验实训系统” 实验箱一台。2、20 MHz示波器一台。3、实验模块：信源模块，QPSK/DQPSK调制模块。三、实验原理一）基本理论(A) 四相绝对移相键控（QPSK）的调制四相绝对移相键控利用载波的四种不同相位来表征数字信息。由于每一种载波相位代表两个比特信息，故每个四进制码元又被称为双比特码元。我们把组成双比特码元的前一信息比特用a代表，后一信息比特用b代表。双比特码元中两个信息比特ab通常是按格雷码（即反射码）排列的，它及载波相位的关系如表所列。 表4-1 双比特码元及载波相位的关系双比特码元载波相位abA方式B方式000°45°0190°135°11180°225°10270°315°由于四相绝对移相调制可以看作两个正交的二相绝对移相调制的合成，故两者的功率谱密度分布规律相同。 下面我们来讨论QPSK信号的产生及解调。QPSK信号的产生方法及2PSK信号一样，也可以分为调相法和相位选择法。(1) 调相法用调相法产生QPSK信号的组成方框图如下所示。 图4-1 QPSK信号的组成方框图 设两个序列中的二进制数字分别为a和b，每一对ab称为一个双比特码元。并设经过串并变换后上支路为a,下支路为b。双极性的a和b脉冲通过两个平衡调制器分别对同相载波及正交载波进行二相调制。 表4-2 QPSK信号相位编码逻辑关系a1001b1°1°0°0°A路平衡调制器输出0°180°180°0°B路平衡调制器输出270°270°90°90°合成相位315°225°135°45°(2) 相位选择法用相位选择法产生QPSK信号的组成方框图如下所示。图4-2 相位选择法产生QPSK信号方框图(B) 四相相对移相键控（DQPSK）的调制所谓四相相对移相键控也是利用前后码元之间的相对相位变化来表示数字信息。若以前一码元相位作为参考，并令为本码元及前一码元的初相差。，则信息编码及载波相位变化仍可用QPSK信号相位编码逻辑关系表来表示。不过，应变为。对于DQPSK而言，可先将输入的双比特码经码型变换，再用码型变换器输出的双比特码进行四相绝对移相，则所得到的输出信号便是四相相对移相信号。通常采用的方法是码变换加调相法和码变换加相位选择法。（1） 码变换加调相法码变换加调相法产生DQPSK原理图及调相法产生QPSK原理图相比，仅在串/并变换后多了一个码变换器。表4-3 DQPSK信号相位编码逻辑关系双比特码元载波相位变化ab000°0190°11180°10270°表4-4 四相相对调相码变换的逻辑功能本时刻到达的ab及所要求的相对相位变化前一码元的状态本时刻应出现的码元状态a bc dc d0 00°0 0135°0 0135°0 1225°0 1225°1 1315°1 1315°1 045°1 045°0 190°0 0135°0 0225°0 1225°0 1315°1 1315°1 145°1 045°1 0135°1 1180°0 0135°0 0315°0 1225°0 145°1 1315°1 1135°1 045°1 0225°1 0270°0 0135°0 045°0 1225°0 1135°1 1315°1 1225°1 045°1 0315°（2） 码变换加相位选择法码变换加相位选择法产生DQPSK信号的原理十分简单，它的组成方框图如下所示。图4-3 码变换加相位选择法产生DQPSK信号方框图经分析，它及相位选择法产生QPSK信号的组成方框图完全相同。不过，这里逻辑选相电路除按规定完成选择载波的相位外，还应实现将绝对码转换成相对码的功能。也就是说，在四相绝对移相时，直接用输入双比特码去选择载波的相位；而在四相相对移相时，需要将输入的双比特码ab转换成相应的双比特码cd，再用cd去选择载波的相位。这样，便可产生QDPSK信号。(C) OQPSK的调制 OQPSK和QPSK调制类似，不同之处是在正交支路引入了一个比特（半个码元）的延迟，这使得两个支路的数据不会同时发生变化，因而不可能像QPSK那样产生±的相位跳变，而仅产生±/2的相位跳变。因此，OQPSK频谱旁瓣要低于QPSK信号的旁瓣。图4-4 QPSK的星座图和相位转移图图4-5 OQPSK的星座图和相位转移图(D) /4DQPSK的调制/4-DQPSK是对QPSK信号特性进行改进的一种调制方式,改进之一是将QPSK的最大相位跳变±,降为±3/4,从而改善了/4-DQPSK的频谱特性.改进之二是解调方式, QPSK只能用相干解调,而/4-DQPSK既可用相干解调,也可用非相干解调./4-DQPSK的原理框图如下所示.输入数据经串/并变换后上下支路分别为SI，SQ，再经差分相位编码后上下支路分别为UK，VK。图4-6 /4-DQPSK信号的产生原理框图设已调信号Sk(t)=cos(ct+k)式中,为kTt(k+1)T之间的附加相位.上式可展开成Sk(t)=cosct cosk -sinct sink 当前码元的附加相位是前一码元附加相位及当前码元相位跳变量之和,即 k=k-1+k Uk=cosk=cos(k-1+k)=cosk-1·cosk-sink-1·sink Vk=sink=sin(k-1+k)=sink-1·cosk+cosk-1·sink 其中，sink-1= Vk-1 , cosk-1= Uk-1 ,上面两式可以改写为Uk=Uk-1·cosk - Vk-1·sinkVk=Vk-1·cosk + Uk-1·sink这是/4-DQPSK的一个基本关系式.它表明了前一码元两个正交信号Uk-1、Vk-1及当前码元两正交信号Uk、Vk之间的关系.它取决于当前码元的相位跳变量k,而当前码元的相位跳变量k则又取决于差分相位编码器的输入码组SI、SQ,他们的关系如下表所示.表4-5 /4-DQPSK的相位跳变规则SISQkcosksink11/41/1/-113/4-1/1/-1-1-3/4-1/-1/1-1-/41/-1/上述规则决定了在码元转换时刻的相位跳变量只有±/4和±3/4四种取值.U和V只可能有0,±1/,±1五种取值.设该滤波器的矩形脉冲响应函数为,那么最后形成的/4-DQPSK信号可以表示为S(t)= g(t-kTs)coskcosct - g(t- kTs)sinksinct二）芯片特点一、 AD9834简介 AD9834是一个将相位累加器，正弦只读存储器（SIN ROM）和一个D/A转换器集成在一个单一的CMOS芯片上的数字控制式震荡器。芯片具有相位和频率调制性能。频率精确性能被控制到0.25 billion（十亿分之一），时钟速率为50MHz。通过串行接口装载控制字到寄存器，可以实现调制。 AD9834为用户提供了多种输出波形。正弦只读存储器（SIN ROM）可以被旁路，因此，可以从DAC输出线性的向上或者向下斜坡电压。如果SIN ROM没有被旁路，将产生一个正弦曲线输出。另外，如果需要时钟输出，DAC数据的MSB位将可以被输出，或者在芯片上的比较器能被使用。 数字部分电源电压由在芯片内的一个稳压器提供，当DVDD>2.7V时，稳压器使DVDD下降到2.5V。 数字部分和数字部分电源是独立的，并且可以由不同的电源驱动，例如，在AVDD=5V时，DVDD可以等于3V。 AD9834有一个低功耗模式控制引脚端(SLEEP)，因此可以从外部控制低功耗模式。芯片上没被使用的部分可以关断电源，能够将电流消耗减到最小，例如，在时钟输出发生时，可以关断DAC电源。AD9834采用TSSOP-20封装。 AD9834工作电源电压为2.3V5.5V。在3 V电源电压时，消耗功率20mW，时钟速率为50MHz，具有低抖动的时钟输出和正弦波输出/三角波输出，控制字采用串行装载方式，窄带SFDR72dB。 AD9834可以应用及测试设备、慢速扫频仪、DDS调频和数字调制等领域。二、 AD9834的芯片封装及引脚功能 AD9834采用TSSOP-20封装，引脚封装形式如图4-7所示。图4-7 AD9834引脚排列 其引脚功能如表4-6所示。 表4-6 AD9834引脚功能引脚符号功能模拟信号和基准信号1FS ADJU