STR7系列微控制器(34页).doc

-STR7系列微控制器-第 34 页第二章 STR7系列微控制器22.1 STR71x系列微控制器22.1.1 特点22.1.2 总体结构32.1.3 引脚描述62.1.4 电气特性202.2 STR73x系列微控制器442.2.1 特点442.2.2 总体结构452.2.3 引脚描述482.2.4 电气特性58第二章 STR7系列微控制器意法半导体（ST）的STR7系列微控制器基于16/32位 ARM7TDMI RISC CPU，该系列种类齐全，用户可以根据不同的应用需求选择合适的芯片。根据内核类型、片内Flash和片内RAM的容量，以及片上外设资源种类和数量的不同，STR7系列微控制器主要分成如下几类：STR71x系列、STR73x系列以及STR75x系列。本章将对它们的硬件特性、结构和电气特性作一介绍，更详细的交、直流特性可参考ST的相关数据手册。片内外设的详细描述可参考本书的第三章。2.1 STR71x系列微控制器STR71x系列是片上集成Flash和RAM的微控制器系列。它基于高性能的ARM7TDMI内核，拥有丰富的外设和增强的I/O功能。该系列中的所有器件都包含片上高速单电压Flash存储器和高速RAM存储器。由于内嵌ARM内核，所以STR71x与所有的ARM工具和软件兼容。表2.1-1是STR71x系列微控制器器件型号总览，可作为选型参考。表2.1-1 STR71x器件总表型号STR710FZSTR711FRSTR712FRSTR715FR后缀120120120FLASH容量（KB）128+16256+1664+16128+16256+1664+16128+16256+1664+16RAM容量（KB）326416326416326416外设功能CAN, EMI, USB, 48 I/OsUSB, 30 I/OsCAN, 32 I/Os32 I/Os操作电压内核)操作温度-40 to +85°C封装T=TQFP144 20 x 20H=LFBGA144 10 x10T=TQFP64 10 x10， H2.1.1 特点1. 存储器ü 片内集成最高达256+16k字节的flash存储器（代码FLASH可反复擦写10,000次,数据FLASH可反复擦写100,000次，存储信息最长可以保持20年），可加密保护；ü 片内集成最高达64k字节的RAM存储器；ü 拥有可以寻址4个存储器段的外部存储器接口（EMI）,支持SRAM、Flash以及ROM等存储器类型；ü 支持多种启动方式。2. 时钟、复位、电源管理ü 系统采用3.3V电源供电，I/O接口的驱动电压也是3.3V；ü 内嵌1.8V电源稳压器为ARM7TDMI内核供电；ü 016MHz的外部主晶振；ü 32KHz外部备用晶振；ü 嵌入式PLL锁相环为CPU提供时钟；ü 在内部Flash中运行代码时，系统运行速度可达50MHz时钟频率；ü 实时时钟具有日历功能；ü 具有4种低功耗模式：SLOW、WFI、STOP和STANDBY。3. 嵌套中断控制器ü 能够实现快速的中断响应；ü 支持32个中断向量，16种优先级的IRQ中断；ü 支持2个可屏蔽的FIQ中断源。4. 多达48个I/O端口 ü 30/32/48个多功能双向I/O口线（数量由芯片的封装决定）；ü 有14个可设为唤醒和中断输入的I/O。ü 有8个高电流I/O口（P2.0P2.7可吸纳8mA的电流）5. 5个定时器：ü 16位的看门狗（WTD）定时器；ü 4个16位的定时器：带2个输入捕获，2个输出比较，支持PWM及脉冲计数模式。6. 10个通信接口：ü 2个I2C接口（1个与SPI复用）；ü 4个UART异步串口；ü 智能卡ISO-7816-3接口（与UART1复用）；ü 2个带缓冲同步串口（BSPI）；ü CAN接口（2.0B）；ü USB 2.0全速（12Mb/s）Device接口，具有挂起和唤醒功能；ü HDLC（高级数据链控制器）同步通信接口。7. 4通道 12位A/D转换器ü 4个通道所需转变时间：1ms（1000Hz）；ü 1个通道所需转变时间：1ms（1KHz）；ü 转换电压范围：02.5V。8. 完整的JTAG调试开发工具支持2.1.2 总体结构STR71x系列微控制器的总体结构框图如图2.1-1所示，内部总线和两条APB总线将片上系统和外设资源紧密的连接起来，其中内部总线是主系统总线，连接了CPU、存储器和系统时钟等，APB1总线（APB1桥连接的APB总线）连接高速外设，APB2总线（APB2桥连接的APB总线）连接系统通用外设和中断控制。I/O端口包括P0，P1，P2三个16位的端口，其它的外设接口引脚都与I/O端口的引脚功能复用，图上的AF即表示功能复用引脚。另外，外部存储器接口（EMI）提供了16条数据线接口和24条地址线接口，可扩展4组16M空间的外部存储器。图2.1-1 STR71x系列微控制器的总体结构图² 系统功能1. 可选的外部存储器（STR710F）STR710F（144脚）拥有非复用的16位数据和24位地址总线，可以支持4个16M的外部存储器段（Bank）。为了支持多种存储器类型（Flash, EPROM, ROM, SRAM等）来存储代码和数据，用户可以对每个外部存储器段（bank）分别设置它们的等待状态。2. 灵活的电源管理为了减小功耗，用户可以根据系统当前情况，通过编程配置STR71x系列微控制器进入SLOW、WAIT For Interrupt、STOP或者STANDBY等模式。3. 灵活的时钟控制系统拥有两个外部时钟源：主时钟和32kHz的备份时钟。片上集成的PLL允许16MHz（或者更低）的系统主时钟倍频产生内部系统时钟（最高50MHz）。用户可以在较大范围内选择倍频和分频系数，以决定PLL的输出。4. 电源稳压器STR71x微控制器需要一个外部3.3V（）电源稳压器。片上有2个内部电源稳压器，可以产生电压，为内核与外设供电。当系统进入Standby、Low Power、Wait for Interrupt 、以及LPWFI等低功耗模式后，主电源稳压器被关闭，低功耗电源稳压器开始工作。5. 低电压探测每个电源稳压器都拥有一个嵌入式的低电压探测器LVD，用来检测内核供电电压是否满足要求。如果检测到内核供电电压低于1.8V并达到某一阀值，则LVD会复位整个芯片。² 片上外设STR710系列微控制器有以下几种片内外设：6. CAN接口STR710F和STR712F 片上集成CAN控制器模块。CAN模块提供CAN 2.0 接口，其位传输率可达到1M波特率。7. USB接口STR710F和STR711F集成片上USB Device控制器，支持全速（12Mb/s）USB2.0接口，能提供16个双向端点（endpoint）和32个单向端点，支持批量传输及USB挂起/唤醒（suspend/resume）功能。8. 标准定时器4个定时器，每个定时器有一个带有7位预分频比例因子的16位计数器，至多两个输入捕获、输出比较功能，一个脉冲计数功能及一个带可选频率的PWM通道。9. 实时时钟（RTC）实时时钟提供一组连续运行的计数器，这些计数器由低功耗的32kHZ的振荡器驱动。RTC可作为通用的基准时间（timebase）使用，也可用于时钟、日历或报警。当STR71x在Standby模式下，RTC可以继续工作，此时，RTC由低功耗电源稳压器供电，32kHz振荡器驱动。10. 异步串行接口（UART）4个UART允许实现与外部设备的全双工异步通信，其接收Rx和发送Tx的数据传输率可单独编程设置，最高可达625kb/s。11. 智能卡（Smart Card）接口UART1可以配置成一个ISO 7816-3定义的异步智能卡接口，它包含智能卡时钟发生器，同时可对同步卡提供功能支持。12. 带缓冲的同步串行接口（BSPI）2个SPI，可与外部设备进行全双工同步通信。主/从通信在主模式和从模式下的通信速率分别可达到5.5Mb/s和4Mb/s。13. I2C接口2个I2C接口提供从机（slave）及多主机（multi-master）功能，有普通和快速I2C（400kHz）两种模式，支持7位或10位的寻址模式。其中一个I2C接口与一个SPI复用，因此可同时使用2×SPI+1×I2C或是1×SPI+2×I2C。14. HDLC接口高级数据链路控制器（HDLC）支持全双工操作和NRZ、NRZI、FM0或MANCHESTER协议。内部含一个8位的波特率生成器。15. A/D转换器该模拟/数字转换器，能在单次（single-shot）模式或持续转换模式下实现单通道或4通道的转换。采样率为0.5kHz（在单通道模式下1kHz）的情况下，分辨率可达12位。采样电压范围为02.5V。16. 看门狗定时器16位的看门狗定时器，用于保护应用程序，防止硬件或软件错误，通过产生复位信号确保成功复位。17. I/O端口48个输入/输出端口可编程设置为输入或输出。18. 外部中断最多有14个外部中断可被用户使用，或利用这些外部中断将系统从STOP模式唤醒。2.1.3 引脚描述STR71x系列微控制器有64脚（TQFP/BGA）以及片上外设丰富的144脚（TQFP/BGA）等多种封装形式。4种型号的可能封装形式如下：ü STR710F：144脚BGA 或者 TQFP封装，片上集成CAN、USB和EMI；ü STR715F：64脚BGA或者TQFP封装，片上不包含CAN和USB；ü STR711F：64脚BGA或者TQFP封装，片上集成USB控制器；ü STR712F：64脚BGA或者TQFP封装，片上集成CAN控制器。备注以上64脚封装（BGA或者TQFP）的微控制器均不包含外部总线接口（EMI）。1. STR71x封装与引脚说明图2.1-2是STR710的TQFP封装引脚图，相应的引脚说明如表2.1-2所示。STR712F/STR715F的TQFP64STR711F的TQFP64封装引脚图，相应的引脚说明见表2.1-3所示。图2.1-2 STR710 TQFP引脚图备注：表2.1-1 中使用的英文缩写解释如下，本章出现的其它引脚说明表的英文缩写解释与此相同。ü 类型：I=输入；O=输出；S=（参考）电源供应；Hiz=高阻。ü 输入输出级别：DD/0.7 VDD；CT=CMOS 0.8V/2V，带输入触发；TTDD/0.7 VDD，带输入触发；DD/0.7 VDDü 输入：pu/pd=软件使能内部上拉或下拉；pu=在复位状态，内部100k弱上拉；pd=在复位状态，内部100k弱下拉。ü 输出OD=开漏（open-drain）；PP=推挽（push-pull）；T= 真开漏（内部无保护二极管，5V兼容）。备注当一个引脚可复用为多项功能时，表中功能说明部分第一项为复位时的默认功能，其它项为可选功能。如下表引脚1的功能，复位时的默认功能为通用数据I/O引脚，其它3项功能均为其复用的可选功能。表2.1-2 STR710引脚说明（144脚）引脚类型输入复位状态输入输出在Stdby模式下激活功能说明序号名称输入电平中断能力ODPP1I/OPdCTX4mAT通用数据I/O引脚Port 0.10 /UART1的数据接收输入 / UART1的数据发送输出 /智能卡数据输入/输出注意：除了处在UART传输状态，该引脚处于三态。2OX外部存储器接口引脚，要从外部存储器读入数据，需将该引脚置低。该引脚映射到外部存储器组件的OE_N引脚。3I/OpdCT4mAXX通用数据I/O引脚 /Boot配置输入/UART1的数据发送输出4I/OpdCT4mA通用数据I/O引脚 /智能卡参考时钟输出5VSSS数字电源地端6V33S7I/OpuCT8mAXX通用数据I/O引脚 /外部存储器接口，选通存储器Bank 0输出注意：要从外存起动，需在复位时强置该引脚为输出模式。8I/OPu2)CT8mAXX通用数据I/O引脚 /外部存储器接口，选通存储器Bank 1输出9I/OpuCTX4mAXX通用数据I/O引脚 /UART2的数据接收输入/定时器2输出比较A输出10I/OpuCT4mAXX通用数据I/O引脚 /UART2的发送数据端/定时器2输入捕获A输入11I/Opu2)CT8mAXX通用数据I/O引脚 /外部存储器接口，选择存储器Bank 2输出12I/Opu2)CT8mAXX通用数据I/O引脚 /外部存储器接口，选择存储器Bank3输出13I/Opd3)CT8mAXX通用数据I/O引脚 /外部存储器接口，地址总线14I/Opd3)CT8mAXX15I/Opd3)CT8mAXX16BOOTENICT启动（Boot）控制输入，使能采样BOOT1:0引脚17I/Opd3)CT8mAXX通用数据I/O引脚 /外部存储器接口，地址总线18I/OpuCTX4mAXX通用数据I/O引脚 /外部中断INT219N.C.空脚20N.C.空脚21VSSS数字电源地端22V33S23I/OpuCTX4mAXX通用数据I/O引脚/外部中断INT324I/OpuCTX4mAXX通用数据I/O引脚/外部中断INT425P2.11I/OpuCTX4mAXX通用数据I/O引脚/外部中断INT526I/OpuCT4mAXX通用数据I/O引脚27I/OpuCT4mAXX通用数据I/O引脚28I/OpuCT4mAXX通用数据I/O引脚29I/OpuCT4mAXX通用数据I/O引脚30JTDIITTJTAG接口数据输入，需外部上拉31JTMSITTJTAG模式选择输入，需外部上拉32JTCKICJTAG时钟输入，需外部上拉或下拉33JTDOO8mAXJTAG数据输出注意：复位态为HiZ34ITTJTAG复位输入，需外部上拉35NU保留，须接地36TEST保留，须接地37N.C.空脚38TEST保留，须接地39N.C.空脚40V33IO-PLLS41N.C.空脚42VSSIO-PLLS数据I/O电源和PLL地端43N.C.空脚44DBGRQSICT调试模式请求输入(高电平有效)45CKOUTO8mAX时钟输出（fPCLK2）注意：由APB桥2的CKDIS寄存器使能46CKIC参考时钟输入47WAKE-UPIpuTTX4mAX通用数据I/O引脚/从standby模式唤醒输入48N.C.空脚49RTCXTI实时时钟输入和32kHZ振荡器放大电路输入50RTCXTO32kHZ振荡器放大电路输出51I/OCT4mAXX输入：进入硬件standby模式输入，低电平有效）注意：要选择正常模式，需将V33外部上拉。输出：在进入软件standby模式后的standby模式激活低电平输出（低电平有效）注意：在Standby模式下，除了那些标志着Stdby模式下激活的引脚，所有其他引脚都呈高阻态。 52ICTX复位输入53N.C.空脚54VSSBKPSX低功耗稳压器地55V18BKPS低功耗稳压器输出，在VSSBKP和V18BKP之间需要至少1F的外部电容。56N.C.空脚57N.C.空脚58V18S主电源稳压器输出，在V18和VSS18之间需要至少10F+33nF的外部电容。59VSS18S主电源稳压器地60N.C.空脚61I/O8mA外部存储器接口，数据总线62I/O8mA外部存储器接口，数据总线63I/O8mA外部存储器接口，数据总线64I/O8mA外部存储器接口，数据总线65I/O8mA外部存储器接口，数据总线66VDDASA/D转换器的电源正端67VSSASA/D转换器的电源负端68N.C.空脚69N.C.空脚70N.C.空脚71I/OpuCT4mAXX通用数据I/O引脚/定时器3输出比较B/ADC模拟输入072I/OpuCT4mAXX通用数据I/O引脚/定时器3输入捕获A/定时器3外部时钟输入/ADC模拟输入173I/OpuCT4mAXX通用数据I/O引脚/定时器3输出比较A/ADC模拟信号输入274I/OpuCT4mAXX通用数据I/O引脚/定时器3输入捕获B/ ADC模拟信号输入375I/OpuCT4mAXX通用数据I/O引脚/定时器1输入捕获A/定时器1外部时钟输入76I/OpuCT4mAXX通用数据I/O引脚/定时器1输入捕获B77I/OpuCT4mAXX通用数据I/O引脚/定时器1输出比较B78I/O8mA外部存储器接接口，数据总线79I/O8mA80I/O8mA81I/O8mA82I/O8mA83V33IO-PLLS84VSSIO-PLLS数据I/O电源和PLL地端85I/OpuCT4mAXX通用数据I/O引脚/定时器1输出比较A86I/OpdCT4mAXX通用数据I/O引脚/87N.C.空脚88CANRXI/OpuCTX4mAXX通用数据I/O引脚/CAN数据接收输入89CANTXI/OpuCTX4mAXX通用数据I/O引脚/CAN数据发送输出90USBDPI/OCTUSB双向数据(data+)，复位状态为高阻态注意：该引脚需要一外部上接到V33 以保持高电平91USBDNI/OCTUSB双向数据(data-)，复位态为高阻态92I/O8mA外部存储器接口，数据总线93I/O8mA94I/O8mA95I/O8mA96I/O8mA97I/O8mA98O8mA外部存储器接口，地址总线99O8mA100O8mA101O8mA102O8mA103VSSS数字电源地端104V33S105I/OpdCT4mAXX通用数据I/O引脚106USBCLKI/OpuC/T4mAXX通用数据I/O引脚/USB 48MHZ时钟输入107HCLK/I/OpuCTX4mAXX通用数据I/O引脚/HDLC的参考时钟输入/I2C时钟108HRXD/I/OpuCTX4mAXX通用数据I/O引脚/HDLC的数据接收输入/I2C 串行数据109N.C.空脚110N.C.空脚111I/OpuCTX4mAXX通用数据I/O引脚/HDLC传输数据输出112VSSS数字电源地端113V33S114O8mA外部存储器接口，地址总线115O8mA116O8mA117O8mA118O8mA119O8mA120O8mA121O8mA122O8mA123I/OpuCT4mAXX通用数据I/O引脚/SPI0主进从出数据/UART3数据发送输出注意：默认情况AF功能为UART，BSPI必须由BOOTCR寄存器中的SPI_EN位使能。124OSI/I/OpuCTX4mAXX通用数据I/O引脚/BSPI0主出从进数据/UART3数据接收输入注意：默认情况AF功能为UART，BSPI必须由BOOTCR寄存器中的SPI_EN位使能。125I1.SCLI/OpuCTX4mAXX通用数据I/O引脚/BSPI0的串行时钟/I2C1的串行时钟126I/OpuCT4mAXX通用数据I/O引脚/SPI0从选择输入(低电平有效)/I2C1串行数据127I/OpuCT4mAXX通用数据I/O引脚/SPI1的主进从出数据128VSS18S主电源稳压器地129V18S主电源稳压器输出，,在VSS18和V18之间需要至少10F+33nF的外部电容。130A.14O8mA外部存储器接口，地址总线131A.15O8mA132A.16O8mA133A.17O8mA134A.18O8mA135O8mA136O8mA外部存储器接口，低电平有效，MSB写使能输出137O8mA外部存储器接口，低电平有效，LSB写使能输出138V33S139VSSS数字电源地端140I/OpuCT4mAXX通用数据I/O引脚/SPI1主出/从进数据141P0.I/OpuCTX4mAXX通用数据I/O引脚/SPI1串行时钟142I/OpuCT4mAXX通用数据I/O引脚/SPI1从选择输入，低电平有效143I/OpdCTX4mAT通用数据I/O引脚/UART0数据接收输入/UART0数据发送输出注意：该引脚可复用为UART收发线。除了UART传输，该引脚都为三态。144I/OpdCT4mAXX通用数据I/O引脚/UART0数据发送输出/选择BOOT配置输入图2.1-3 STR712F/STR715F TQFP64引脚图图2.1-4 STR711F TQFP64引脚. STR711/STR712/STR715 引脚描述（64脚）引脚类型输入复位状态输入输出在Stdby模式下激活功能说明序号名称输入电平中断能力ODPP1I/OpdCTX4mAT通用数据I/O引脚 /UART1的数据接收输入 /UART1的数据发送输出 /智能卡数据输入/输出注意：除了处在UART传输状态，该引脚处于三态。2I/OpdCT4mAXX通用数据I/O引脚 /Boot配置输入/UART1的数据发送输出3I/OpdCT4mA通用数据I/O引脚 /智能卡参考时钟输出4VSSS数字电源地端5I/OpuCTX4mAXX通用数据I/O引脚 /UART2的数据接收输入/定时器2输出比较A输出6I/OpuCT4mAXX通用数据I/O引脚 /UART2的发送数据端/定时器2输入捕获A输入7BOOTENICT启动（Boot）控制输入，使能采样BOOT1:0引脚8VSSS数字电源地端9V33S10JTDIITTJTAG接口数据输入，需外部上拉11JTMSITTJTAG模式选择输入，需外部上拉22JTCKICJTAG时钟输入，需外部上拉或下拉13JTDOO8mAXJTAG数据输出注意：复位态为HiZ14ITTJTAG复位输入，需外部上拉15NU保留，须接地16TEST保留，须接地17V33IO-PLLS18VSSIO-PLLS数据I/O电源和PLL地端19CKIC参考时钟输入20WAKE-UPIpuTTX4mAX通用数据I/O引脚/从standby模式唤醒输入21RTCXTI实时时钟输入和32kHZ振荡器放大电路输入22RTCXTO32kHZ振荡器放大电路输出23I/OCT4mAXX输入：进入硬件standby模式输入，低电平有效）注意：要选择正常模式，需将V33外部上拉。输出：在进入软件standby模式后的standby模式激活低电平输出（低电平有效）注意：在Standby模式下，除了那些标志着Stdby模式下激活的引脚，所有其他引脚都呈高阻态。24ICTX复位输入25VSSBKPSX低功耗稳压器地26V18BKPS低功耗稳压器输出，在VSSBKP和V18BKP之间需要至少1F的外部电容。27V18S主电源稳压器输出，在V18和VSS18之间需要至少10F+33nF的外部电容。28VSS18S主电源稳压器地29VDDASA/D转换器的电压正端30VSSASA/D转换器的电压负端31I/OpuCT4mAXX通用数据I/O引脚/定时器3输出比较B/ADC模拟输入032I/OpuCT4mAXX通用数据I/O引脚/定时器3输入捕获A/定时器3外部时钟输入/ADC模拟输入133I/OpuCT4mAXX通用数据I/O引脚/定时器3输出比较A/ADC模拟信号输入234I/OpuCT4mAXX通用数据I/O引脚/定时器3输入捕获B/ADC模拟信号输入335I/OpuCT4mAXX通用数据I/O引脚/定时器1输入捕获A/定时器1外部时钟输入36I/OpuCT4mAXX通用数据I/O引脚/定时器1输入捕获B37I/OpuCT4mAXX通用数据I/O引脚/定时器1输出比较B38V33IO-PLLS39VSSIO-PLLS数据I/O电源和PLL地端40I/OpuCT4mAXX通用数据I/O引脚/定时器1输出比较A41I/OpdCT4mAXX通用数据I/O引脚/42CANRXI/OpuCTX4mAXX通用数据I/O引脚/CAN数据接收输入43CANTXI/OpuCTX4mAXX通用数据I/O引脚/CAN数据发送输出42USBDPI/OCTUSB双向数据(data+)，复位时为高阻态注意：该引脚需要一外部上接到V33 以保持高电平43USBDNI/OCTUSB双向数据(data-)，复位时为高阻态44VSSS