计算机组成原理习题集范文.docx

计算机组成原理练习勉 适用于计算机专业本科生第一章慨给一、选择题01.电子计算机主存内的ROM是指D 。A.不能改变其内的数据B.只能读出数据，不能写入数据C.通常用来存储系统程序D.以上都是02.有些计算机将一局部软件永恒地存于只读存储器中，称之为C 。A.硬件B.软件C.固件D.辅助存储03.如果要处理速度、温度、电压等连续性数据可以使用B 。A.数字计算机B.模拟计算机C.混合计算机D.特殊用途计算机04.邮局把信件进行自动分拣，使用的计算机技术是C 。A.机器翻译B.自然语言理解C.模式识别D.过程控制05.冯.诺伊曼机工作方式的基本特点是B 。A.多指令流单数据流B.按地址访问并顺序执行指令C.堆栈操作D.存储器按内容选择地址。06.某寄存器中的值可能是操作数，也可能是地址，只有计算机的C才能识别它。A.译码器 B.判断程序 C.指令D.时序信号。07. 80年代以来，许多国家开始研究第五代计算机，这种计算机系统是B 。A.超高速巨型计算机系统B.知识信息处理系统C.大型分布式计算机系统D.超级微型计算机群组成的计算机网。08.计算机的算逻单元的控制单元合称为C 。A. ALUB. UPC. CPUD. CAD09.磁盘驱动器读写数据的基本存取单位为D 。A.比特B.字节C.磁道D.扇区二、填空题01.计算机硬件是指计算机系统中实际物理装置的总称，软件是指控制整个计算 机硬件系统工作的程序集合，固件是指具有某软件功能的硬件，一般用ROM 实现。02.数控机床是计算机在过程控制方面的应用。03.人工智能研究用计算机模拟人类智力活动的有关理论与技术，模式识别研究 用计算机对物体、图像、语言、文字等信息进行自动识别。04.数字计算机用来处理离散的数据,而模拟计算机用来处理连续性的数据。05.存储器可分为主存和辅存，程序必须存于 主存内,CPU才能执行其中的 指令。注：具体解答可参考教材第85页至第87页自行作出。五、设计题01.设CPU共有16根地址线，8根数据线，并用MREQ作访存控制信号（低电平有效），用薇作读写控制信号（高电平为读，低电平为写），现有以下存储芯片：ROM （2KX8 位、4KX4 位、8K义8 位）RAM （1KX4 位、2KX8 位、4KX8 位）及74LS138译码器和其他门电路（门电路自定）如以下图所示：A15Al 4WREQA2AlCPUD7DIwr"74LS138译码器AmA（）CS-ROMG1 , G2A, G2B为控制端 C, B, A为变量输入端 底的为变量输出端试从上述规格的存储芯片中选用合适芯片，画出CPU和存储芯片的连接图。要求：（1）最小4K地址为系统程序区，409616383地址范围为用户程序区;（2）说明选用的存储芯片类型及数量。（3）详细画出片选逻辑。解答：第一步：先将16进制地址范围写成2进制地址码，并确定其总容量：A15A14A13A12A11A10A9 A8A7 A6 A5 A4 A3 A2 Ai AoA系统程序区4KX8 位00000000用户程序区12Kx8 位第二步：根据芯片（其地址要求在一定范围内）在计算机系统中的作用，选择 存储芯片。因地址范围04095为系统程序区，应选用ROM,其容量应为：4KX8 位，根据现有芯片的规格，选用2片4KX4位的ROM经位扩展构成4K 义8位的ROM。因地址范围409616383为用户程序区，应选用RAM,其容量应为： 12Kx8位，根据现有芯片的规格，选用3片4KX8位的RAM经字扩展 构成12Kx 8位的RAM。第三步：分配CPU的地址线将CPU的低12位地址AuA0与3片4KX 8位的RAM及2片4KX 4位的ROM的地址线相连，剩下的高位地址线与访存控制信号标诙共同产生存储芯片的片选信号。第四步：片选信号的形成根据74LS138译码器的输入逻辑关系可知，必须保证控制端G为高电平、G 2A及G2B为低电平。根据对存储芯片的地址范围的要求，Al5应为低电平，故可将74LS138译码器的控制端。接+5V,将MREQ接G2A , A|5接G2B以保证译码器正常工作。CPU的地址线Am、A13及A12接74LS138译码器的C、B、A输入端，其输 出歹。接至2片4KX4位的ROM的片选信号端砺，当其有效时，同时选中这两片4KX4位的ROM,已、72>93分别接至3片4K义8位RAM的片选信号端氐，当其有效时，分别选中这3片4K义8位的RAM。ROM芯片的接地端为PZ）/progr,读出时低电平有效，RAM芯片的读/写控制端砺与CPU的读/写命令端丽相连。因4KX4位的ROM的4根数据线是单向的，与CPU的数据总线单向相 连，但应注意其中1片4KX4位的ROM的数据线只能与CPU数据线的 高4位即D7相连，而另1片4KX4位的ROM的数据线只能与CPU数 据线的低4位D3D。即相连。另外3片4KX8位RAM的8根数据线均与 CPU的8根数据线双向相连。11注：CPU和存储芯片的连接图略，具体连接可参考教材第94页至97 页的连接图及上述分析自行画出。02. CPU假设同上题，现有8片8KX8位的RAM芯片与CPU相连，试解答下述问题：(1)用74LS138译码器画出CPU与存储芯片的连接图；(2)写出每片RAM的地址范围；(3)如果运行时发现不管往哪片RAM写入数据后，以A000H为起始地址的存储芯 片都有与相同的数据，分析故障原因。(4)假设出现地址线心与CPU断线，并搭接到高电平上，将出现什么后果？ 解答：(1)据题意分析，应将74LS138译码器的控制端Gi接+5V,将MREQ接百2A及G2B以保证译码器正常工作。CPU的地址线A、Am及A13接74LS138译码器的C、B、A输入端，其输出Go分别接至8片8KX8位的RAM芯片的片选信号端通，当其有效时一，分别选中这8片8KX8位的RAM。CPU与存储芯片的具体连接图略；(2) 8片8KX8位的RAM芯片的地址范围分别是：0000H-1FFFFH ; 2000H-3FFFFH ;4000H-5FFFFH ;6000H-7FFFFH ;8000H9FFFFH ;AOOOH-BFFFFH ;COOOH-DFFFFH ;EOOOH-FFFFFH ;(3)说明74LS138译码器有误，声5输出始终为低电平。因该输出接至第5片RAM的片选信号端通，该片RAM的地址范围为AOOOH-BFFFFH，故不管往哪片RAM存放8K数据，该片存储芯片始终被选中，所以都有与之相同的数据。(4)假设出现的搭接到高电平的故障，那么使歹。、歹2、歹八歹6均无输出，故第0,4, 6片RAM始终不被选中第五常 运算第一、选择题01. MIPS的含义是 B 。A.每秒打印的字数B.每秒执行的百万条指令数12C.每秒敲键的个数D.每英寸扫描线数02.运算器由许多部件组成，其核心部件是B 。A.数据总线B.算术逻辑运算单元C.累加寄存器D.多路开头03.定点运算器用来进行B 。A.十进制数加法运算B.定点数运算C.浮点数运算D.既能进行浮点运算，也能进行定点运算04.串行运算器结构简单，其运算规律是C 。A.由低位到高位先行进行进位运算B.由高位到低位先行进行借位运算C.由低位到高位逐位运算D,由高位到低位逐位运算05.下面有关浮点运算器的描述中，正确的选项是A、C 。A.浮点运算器可用两个松散连接的定点运算部件（阶码运算部件和尾数运算部 件）来实现B.阶码运算部件可实现加、减、乘、除四种运算C.阶码运算部件进行实现加、减和比拟运算D.尾数运算部件只进行乘、除操作06.下面有关定点补码乘法器的描述中，正确的选项是A、D 。A.被乘数的符号和乘数的符号都参加运算B.乘数寄存器必须具有右移功能，并增设一位附加位，其初态为“1”C.被乘数寄存器必须具有右移功能D.用计数器控制乘法次数，假设尾数为n位，当计数器计到n+1时（初态为0）完 成乘法运算但不移位。07.用八片74181和两片74182可组成 B 。A.采用组内并行进位，组间串行进位的32位ALUB.采用二级先行进位结构（双重分组）的32位ALUC.采用组内先行进位，组间先进位的16位ALUD.采用三级进位结构的32位ALU 二、填空题01.运算器的技术指标一般用机器字长和运算速度来表示。02.定点运算器和浮点运算器是按数的小数点的位置来划分的,定点运算器的结构 简单，但表示数的范围小，常用于小型机、微型机、单片机等类型的机器。03.运算器能进行算术逻辑运算,运算器中通常需有三个寄存器，被称作累加器、 乘商寄存器、操作数寄存器。04.按信息的传送方式来分，运算器可分为串行、并行、串并行三种结构,其 中串行运算器最省器材,并行运算器速度最快。05.为提高运算器的速度，通常可采用高速器件、快速进位链和改进算法三种 方法。1306.算术/逻辑运算单元74181ALU可对4位信息完成16种 算术 运算和16种 逻 空运算。07.进位的逻辑表达式中有本地进位即（AB）和传递进位即（Ai+BjCi两局部,影 响运算速度的是传递进位。08.进位链是指传送进位的逻辑电路。三、问答题01.影响加减运算速度的关键问题是什么？可采取哪些改进措施？举例说明。02.什么是进位链？什么是先行进位？常用的先行进位方法有几种？简要说明。03.试比拟单重分组和双重分组跳跃进位链。U!01.试用74181和74182器件设计以下两种方案的32位ALU （只需画出进位之间的联 系），并比拟两种方案的运算速度及集成电路片数。（1）采用单重分组（组内并行进位，组间串行进位）进位结构（2）采用双重分组（二级先行进位）进位结构提示:（1）共用8片74181,运算速度较慢。连接图略。（2）共用8片74181和2片74182,运算速度较方案1快，具体连接图见教材第290页。第六录 揖令系统一、选择题01.指令系统中采用不同寻址方式的目的主要是A.实现存贮程序和程序控制B.缩短指令长度，扩大寻址空间，提高编程灵活性C.可以直接访问外存D.提供扩展操作码的可能并降低指令译码难度02.零地址运算指令在指令格式中不给出操作数地址，因此它的操作数来自B 。A.立即数和栈顶B.栈顶和次栈顶C.暂存器和栈顶D.寄存器和内存单元03.单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一 个数常需采用工oA.堆栈寻址方式B.立即寻址方式C.隐含寻址方式D.间接寻址方式04.二地址指令中，操作数的物理位置可安排在B、C、D 。A.栈顶和次栈顶B.两个主存单元C. 一个主存单元和一个寄存器D.两个寄存器1405.变址寻址方式中，操作数的有效地址等于C 。A.基值寄存器内容加上形式地址(位移量)B.堆栈指示器内容加上形式地址C.变址寄存器内容加上形式地址D.程序计数器内容加上形式地址06.堆栈寻址方式中，设A为累加器，SP为堆栈指示器，砥为SP指示的栈顶单元， 如果进栈操作的动作是：(A)->Msp, (SP)T-SP,那么出栈操作的动作应为B 。 A. (Msp)f A, (SP) +1-SPB. (SP) +1-SP, (Msp) ->AC. (SP)T->SP, (Msp) -AD. (Msp)-A, (SP) -l-SP07. IBM PC机中采用了段寻址方式。在寻址一个主存具体单元时，由一个基地再加上 16位的某些寄存器提供的16位偏移量来形成20位物理地址。这个基地址由A来提供。A. CPU中的四个16位段寄存器之一自动左移4位CPU中的累加器(16位)自动左移4位B. CPU中的变址寄存器(16位)自动左移4位D.指令中的直接地址(16位)自动左移4位08.指令的寻址方式有顺序和跳跃两种方式，采用跳跃寻址方式，可以实现D 。A.堆栈寻址B.程序的条件转移C.程序的无条件转移D.程序的条件转移或无条件转移09.扩展操作码是D 。A.操作码字段外辅助操作字段的代码B.操作码字段中用来进行指令分类的代码C.指令格式中不同字段设置的操作码D.一种指令优化技术，即让操作码的长度随地址数的减少而增加，不同地址数指 令可以具有不同的操作码长度10.算术右移指令执行的操作是B 。A.符号位填0,并顺次右移1位，最低位移至进位标志位B.符号位不变，并顺次右移1位，最低位移至进位标志位C.进位标志位移至符号位，顺次右移1位，最低位移至进位标志位D.符号位填1,并顺次右移1位，最低位移至进位标志位二、填空题01.如形式地址为D,那么直接寻址方式中，操作数的有效地址为4；间接寻址方式 中，操作数据的有效地址为E=(D)；相对寻址方式中，操作数的有效地址为E= (PC) +D (D可能为负值，一般采用补码表示)。02.变址寻址和基值寻址的区别是：基值寻址中基值寄存器提供基准量，指令提 供偏移量，后者位数较短。而变址寻址中变址寄存器提供修改量，指令提 供基准量，后者位数足以表示整个存贮空间。1503.复合寻址方式是把间接寻址方式同相对寻址方式或变址寻址方式相结合而 形成的寻址方式，它分为先间址后变址和先变址后间址两种。04.存贮器堆栈中，需要一个堆栈指示器，它是CPU中的一个专用寄存器，它指定 的主存单元就是堆栈的栈顶。05.条件转移指令用来改变程序原来执行的顺序，它提供两个程序走向地址，一个 是顺序地址，一个是转移地址，能否实现地址转移，那么取决于有关状态条 件触发器的状态。三、问答题01.指令字中有哪些字段？各有何作用？如何确定这些字段的位数？02.在寄存器一寄存器型，寄存器一存储器型和存储器一存储器型三类指令中，哪类 指令的执行时间最长？哪类指令的执行时间最短？原因是什么？03.什么是指令字长？什么是存储字长？什么是机器字长？04.比拟基址寻址和变址寻址的区别。四、设计题01.假设某模型机的指令字长为16位，其中4位为基本操作码字段0P,取多可有3个 地址码字段AD, AD2, AD3,每个地址码均为4位长，试采用操作码扩展技术，设 计一套指令系统，使之包括15条三地址指令，15条二地址指令，13条一地址指 令，48条零地址指令，画出指令的安排示意图。第七章 控制器一、选择题01.控制器的功能是B 。A.产生时序信号B.从主存取出指令并完成操作码译码C.从主存取出指令、分析指令并产生有关的操作控制信号02.指令周期是C 。A. CPU执行一条指令的时间B. CPU从主存取出一条指令的时间C. CPU从主存取出一条指令加上执行这条指令的时间.03.04.05.同步控制是B 。A.只适用于CPU控制的方式C.所有指令执行时间都相同的方式 异步控制常用于A 。A. CPU访问外围设备时C.微型机的CPU控制中以下说法中是正确的。B.由统一时序信号控制的方式B.微程序控制器中B.指令周期大于机器周期A.指令周期等于机器周期C.指令周期是机器周期的两倍1606.以下说法中A是错误的。A.计算机的速度完全取决于主频B.计算机的速度不完全取决于主频C.计算机的速度与主频、机器周期内平均含主振周期数及机器的平均指令执行 速度有关。07.微程序控制器中，机器指令与微指令的关系是oA.每一条机器指令由一条微指令来执行B.每一条机器指令由一段用微指令编成的微程序来解释执行C. 一段机器指令组成的程序可由一个微程序来执行08.微指令执行的顺序控制问题，实际上是如何确定下一条微指令的地址问题，通 常用的一种方法是断定方式，其基本思想是C 。A.用微程序计数器来产生后继微指令地址B.通过指令中指定一个专门字段来产生后继微指令地址C.由设计者在微指令代码中指定，或者由设计者指定的判别测试字段控制产生 后继微指令地址09.在微指令的控制方式中，假设微操作命令个数已确定，那么C。A.直接控制方式和编码控制方式不影响微指令的长度B.直接控制方式的微指令字长比编码控制方式的微指令字长短C.编码控制方式的微指令字长比直接控制方式的微指令字长短10 .允许中断触发器用于C 。A.向CPU发中断请求B.指示正有中断在进行C.开放或关闭中断系统11 . CPU响应中断的时间是A 。A. 一条指令结束B.外设提出中断C.取指周期结束12 .程序计数器的位数取决于A 。A.存储器的容量B.机器字长C.指令字长13 .提出中断请求的条件是B 。A.外设提出中断B.外设工作完成和系统允许时C.外设工作完成和中断标记触发器为“1”时14 .隐指令是指C 。A.操作数隐含在操作码中的指令B.在一个机器周期里完成全部操作的指令C.指令系统中没有的指令15 .指令寄存器的位数取决于B 。A.存储器的容量B.指令字长C.机器字长二、填空题01.通常控制器的设计可分为组合逻辑设计和微程序设计两大类,相对应的控 制器结构就有布线逻辑式和存储逻辑式,前者采用的核心器件是门电路，后者采用的核心器件是段L。1702. CPU从主存取出一条指令并执行该指令的时间叫做指令周期，它常常用假设干个 机器周期 来表示,而后者又包含有假设干个 时钟周期（或节拍电位）。03.根据CPU访存的性质不同，可将CPU的工作周期分为取指周期、间址周期、 执行周期和中断周期。04.在微程序控制器中，一条机器指令对应一个微程序，假设某机有35条机器指令, 那么对应36个微程序 o05.计算机中存放当前指令地址的寄存器叫程序计数器。在顺序执行程序时，假设 存储器按字节编址，而指令长度为32位，那么每执行一条指令后，该寄存器自动 加。，当执行转移指令或中断操作时,该寄存器接收新的地址。06.允许中断触发器用于标志CPU是否允许中断，其状态受开中断指令或关中断 指令控制,当允许中断触发器为“1”状态时，表示系统开放，允许中断。07.微程序控制部件主要由控制存储器、控存地址寄存器、控存数据寄存器 三大局部组成，其核心部件 控制存储器（简称控存）是由高速ROM组成,用 来存放微程序。08.在微程序控制器中，一次能够定义并执行多个并行操作命令的微指令叫做丛壬 型微指令。假设采用微操作码方式，一次只能执行一个操作命令的微指令（例如: 控制信息从某个源部件到某个目标部件）叫做垂直型微指令,用后者实现一 条机器指令的微程序要比前者编写的微程序工。09.在串行微程序控制器中，执行现行微指令的操作与取下一条微指令的操作在时 间上是串行进行的,所以微指令周期等于取微指令时间加上执行微指令时 回_。在并行微程序控制器中，执行现行微指令的操作与取下一条指令的操作是 重叠进行的,所以微指令周期等于执行微指令时间。10.在机器的一个CPU周期中，一组实现一定操作功能的微命令的组合构成一条速 指令，它主要由操作控制字段和顺序控制字段两局部组成,而一条机器指 令的功能是由假设干条微指令组成的微程序来实现的。三、问答题01.什么是计算机的主频？主频和机器周期有什么关系？02.反映机器速度的主要参数是什么？03.能不能说机器的主频最快，机器的速度就最快？为什么？04.什么是指令周期？什么是机器周期？什么是时钟周期？05.控制器常采用哪些控制方式，各有何特点？06.什么是垂直型微指令？什么是水平型微指令？各有何特点？07.微指令中微操作码字段（操作控制字段）有哪些控制方法？各有何特点？08.说明微程序控制器中微指令的地址有几种形成方式？09. CPU在中断处理过程中，有几种方法可找到中断报务程序的入口地址？10 .中断处理过程中为什么要进行中断判优？有几种实现方法？假设想改变原定的优18先级顺序，可采用什么措施？11 .中断过程中“保护现场”需完成哪些任务？如何实现?12 .什么是多重中断？实现多重中断有无条件约束？U!、计算题01.设机器A的主频为8MHz,机器周期含4个时钟周期，且该机的平均指令执行速度 为0.4MIPS,试求该机的平均指令周期和机器周期，每个指令周期含几个机器周 期？假设机器B的主频为12MHz,且机器周期也含4个时钟周期，试问B机的平均 指令执行速度为多少MIPS?解答：根据机器A的主频为8MHz,得：时钟周期为l/8MHz=0. 125ls,机器周期二0. 125a义4二0.5M(1)(1)平均指令执行周期二_二2 5 Us平均指令执行速度一。.4"/尸5一 .(2)每个指令周期含至二5个机器周期0.5在机器周期所含时钟周期数相同的前提下，两机的平均指令执行速度与它们的主频有关，即：A机的平均指令执行速度二地圭塑3机的平均指令执行速度 3机主频那么B机的平均指令执行速度二A机的平均指令执行速度X B机主频/A机主频 = (0. 4MIPSX 12MHz)/8MHz=0. 6MIPS02.设某机主频为8MHz,每个机器周期平均含2个时钟周期，每条指令平均有2. 5 个机器周期，试问该机的平均指令执行速度为多少MIPS?假设机器主频不变，但 每个机器周期平均含4个时钟周期，每条指令平均有5个机器周期，那么该机的 平均指令执行速度又是多少MIPS?由此可以得出什么结论？解答：根据机器的主频为8MHz,得：时钟周期为l/8MHz=0. 125pts,机器周期二0.125pts义2二0.25-s, 平均指令执行周期二机器周期X (每条指令平均含的机器周期数)=0. 25Ms X 2. 5=0. 625Pls。那么：(1)平均指令执行速度二平均指令执行周期二百五(MIPS)=1.6MIPS(2)(2)假设机器主频不变，但每个机器周期含4个时钟周期，且每条指令平均含5 个机器周期，那么平均指令周期为0.125吃X4X5=2.5M,故：平均指令执行速度二平均指令执行周期二不(MIPS)=O. 4MIPS19(3)可见机器的速度并不完全取决于主频。第二章计算机中的信息编第一、选择题01.对真值0表示形式唯一的机器数是。A.原码B.补码和移码C.补码 D.反码02.在整数定点机中，下述第B说法正确。A.原码和反码不能表示-1,补码可以表示-1。B.三种机器数均可表示-1C.三种机器数均可表示-1,且三种机器数的表示范围相同。D.以上说法均不对。03.在小数定点机中，下述第A说法正确。A.只有补码能表示-1B.只有原码能表示-1C.三种机器数均不能表示-1D.以上说法均不对04. 32位字长的浮点数，其中阶符1位，阶码7位，数符1位，尾数23,假设机器数 采用原码表示，那么其对应的最大正数为A ,最小负数为B ,最小的绝对 值为F ；假设机器数采用补码表示，且尾数为规格化形式，那么对应的最大正数 为A ,最小正数为C ,最小负数为D 。A.2127(l-2-23)B, -2,27 (1-2-23)C. 2T29D. -2+127E. 2H27 X 2-23F, 2H27X22305.汉明码具有以下第C种能力。A.使代码在形成过程中不易出错；B.在代码出错时，只能发现错误；C.在代码出错时，不但能发现错误，还能纠正错误。06.设X为整数，X补=l,xiX2X3X4X5,假设要XL16, xX5应满足C条件。A. xX5至少有一个为1B. Xi必须为0, XiX5至少有一个为1C. xi必须为0, X2X5任意。07.设X为小数，X原=l.XiX2X3X4 ,当满足以下B时,X>-成立。A. xi必须为0,X2X4至少有一个为108.08.B. xi必为0, X2X4任意 设X为真值，X*为其绝对值, A.成立09.设X为真值，X*为其绝对值,A. X任意C.X为负数C. X1必为1, X2X4任意 那么等式-<补=广补B 。B.不成立满足-泊产-X补的条件是D 。B. X为正数D.X为非负数10. BCD码数1可转换成十进制的D 。D.有错误发生A. 701B. 839C. 683 只有在机器周期所含时钟周期数相同的前提下，两机的平均指令执行速度 才与它们的主频成正比。03.某CPU的主频为8MHz,假设每个机器周期平均含4个时钟周期，该机的平均指 令执行速度为0. 8MIPS,试求该机的平均指令周期及每个指令周期含几个机器周 期？假设改用时钟周期为0.4曲的CPU芯片，那么该机的平均指令执行速度为多少 MIPS,假设要得到每秒40万次的指令执行速度，那么应采用主频为多少Hz的CPU 芯片？解答：根据机器的主频为8MHz,得：时钟周期为 l/8MHz=0. 125PLs,机器周期=0. 125pLs X4=0. 54s,(1)由平均指令执行速度为0.8MIPS,得：平均指令执行周期二=1 25 Ns平均指令执行速度O.8MIPS .,(2)每个指令执行周期平均含1. 25匿/0. 5=2. 5个机器周期(3)假设改用主频周期为0. 4M的CPU芯片，即其主频为1/0. 4=2. 5MHz,那么根据 平均指令执行速度与机器主频成正比(注：前提是机器周期所含时钟周期 数相同)，得平均指令执行速度为：(0. 8MIPSX2. 5MHz)/ 8MHz=0. 25MIPSO(4)假设要得到平均每秒40万次的指令执行速度，即要求其指令平均执行速度 为0.4MIPS,在机器周期也含4个时钟周期的前提下(题中隐含条件)，那么 所采用 CPU 的主频应为(0. 4MIPSX8MHZ)/ 0. 8MIPS=4MHzo04.某计算机的主频为4MHz,各类指令的平均执行时间和使用频度如下表所示，试 计算该机的速度(单位用MIPS表示)，假设上述CPU芯片升级为6MHz,那么该机的速度又为多少MIPS?指令类别存取力口、减、比拟、转移乘除其他平均指令执行时间0 . 6Ns0. 8us10 pls1. 4Ns使用频度35%50%5%1解答：根据平均指令执行时间及使用频度,得:(1)该机的速度为：1/(0. 6X35%+0. 8X50%+10X5%+l. 4X1O%)=1/1, 25=0. 8MIPS(2)假设芯片主频改为6MHz,在机器周期所含时钟周期数相同的前提下(题中隐 含条件)那么该机的速度为：(0. 8MIPSX6MHZ)/ 4MHz=l. 2MIPS第八章 输入/输出系统一、选择题01.微型计算机中控制总线提供E 。A.存储器和I/O设备的地址码20B.所有存储器和I/O设备的时序信号和控制信号C.来自I/O设备和存储器的响应信号D.上述各项E.上述B、C两项F.上述A、B两项02.总线中地址线的作用是C 。A.用于选择存储器单元B.用于选择进行信息传输的设备C.用于指定存储器单元和I/O设备接口电路的选择地址. 03.微型机读/写控制信号的作用是D 。A.决定数据总线上的数据流方向B.控制存储器操作（读/写）的类型C.控制流入、流出存储器信息的方向D.以上的任一种作用04.在三种集中式总线控制中独立请求方式响应时间最快，是以B为代价的。A.增加处理机的开销B.增加控制线数C.增加处理机的开销和增加控制线数 05.所谓三总线结构的计算机的指B 。A.地址线、数据线和控制线三组传输线B. I/O总线、内存总线和DMA总线三组传输线C. I/O总线、内存总线和系统总线三组传输线 06.在A的计算机系统中,外设可以和主存储器单元统一编址，因此可以不使用I/O指令。A.单总线B.双总线C.三总线D.以上三种总线07.同步通讯之所以比异步通讯具有较高的传输频率是因为_之。A.同步通讯不需要应答信号B.同步通讯方式的总线长度较短C.同步通讯用一个公共的时钟信号进行同步D.同步通讯中各部件存取时间比拟接近E.以上各项因素综合的结果08.在数据传送过程中，数据由串行变并行或由并行变串行，这种转换是通过接口 电路中的B实现的。A,数据寄存器B.移位寄存器 C.锁存器09.主机与设备传送数据时，采用与设备是串行工作的A.程序查询方式B.中断方式C. DMA方式.主机与I/O设备传送数据时，采用C , CPU的效率最高。A.程序查询方式B.中断方式C. DMA方式.下述E种情况会提出中断请求。A.产生存储周期“窃取"B. 一次I/O操作结束C.两数相加结果溢出D.上述各项E.上述B、C两项.中断发生时，程序计数器内容的保护和更新，是由A完成的。A.硬件自动B.进栈指令和转移指令.中断向量地址是C 。21A.子程序入口地址B.中断服务程序入口地址C.中断服务程序入口地址的地址.在中断响应周期，置“0”允许中断触发器是由，完成的。A.硬件自动B.程序员在编制中断服务程序时设置C.关中断指令.采用DMA方式传送数据时，每传送一个数据要占用，的时间。A.一个指令周期B.一个机器周期C. 一个存储周期. DMA方式中，周期“窃取”是窃取一个A。A.存取周期B.指令周期C. CPU周期 D.总线周期.当采用A输入操作情况下,除非计算机等待，否那么无法传送数据给计算机。A.程序查询方式B.中断方式C. DMA方式. I/O编址方式通常可分统一编址和不统一编址，B 0A.统一编址是指I/O地址看作是存储器地址的一局部，可用专门的I/O指令对 设备进行访问。B.不统一编址是指I/O地址和存储器地址是分开的，所以I/O访问必须有专门 的I/O指令。C.统一编址是指I/O地址和存储器地址是分开的，所以可用访存指令实现CPU 对设备的访问。19 .带有处理机的终端一般被称为B。A.交互式终端B.智能终端C.远程终端.某些计算机的中断分为不可屏蔽中断和屏蔽中断，AA. CPU对不可屏蔽中断必须响应B. CPU对可屏蔽中断必须响应C,两种中断优先级别一致20 .以下表达中C是正确的。A.程序中断方式和DMA方式中实现数据传送都需中断请求B.程序中断方式中有中断请求,DMA方式中没有中断请求C.程序中断方式和DMA方式中都有中断请求，但目的不同22.假设一个8比特组成的字符至少需10个比特来传送，这是B传送方式。A.同步B.异步C.并联D.混合二、填空题01.总线计算机系统的各个部件之间进行信息传送的公共通路，通常由地址 线_、数据线和控制线组成,分别用来传送地址、数据和命令及 反应信号。02.根据总线控制部件所处位置不同，总线的控制方式可分为如下两种：总线控 制逻辑基本集中在一起的，称为集中式总线控制;总线控制逻辑分散在 总线上各部件的，称为 分散式 总线控制。按总线上两种部件通讯时采用22的同步方式不同，总线的控制方法又可分为 同步控制与异步控制,前 者是 同步 通讯,后者是 异步 通讯。03.总线是计算机系统中各部件之间进行信息传送的公共通路，为使总线可靠工 作和减轻其负载，总线上部件大都配有三态逻辑电路,该电路的输出状 态是高电平、低电平和高阻。04. CPU在指令周期结束的时刻采样中断请求信号（在开中断情况下）,而在力 储周期结束的时刻去采样DMA的总线请求信号。05.如果CPU处于开中断状态，一旦接受了中断请求，CPU就会自动 关中断，防 止再次接受中断。同时为了返回主程序断点，CPU需将程序计数器的内容存 至堆栈或特定存储单元中。中断处理结束后，为了正确返回主程序运行, 并且允许接受新的中断，必须恢复寄存器内容和开中断。06. CPU响应中断时要保护现场，包括对 程序计数器（PC）内容 和 寄存器内容 的 保护，前者通过 硬件自动（或中断隐指令）实现,后者可通过 软件编程 实 现。07. 一次程序中断大致可分为中断请求、中断判优、中断响应、中断服务 和中断返回等过程。08.在以DMA方式传送数据过程中，也向CPU提出中断请求，其目的是 报告传送 操作结束。由于这种方式没有破坏程序计数器（PC）和寄存器的内容, 因此一旦数据传送完毕，CPU不必恢复现场,可以立即返回主程序。09.显示设备的种类繁多，目前微机系统配有的显示器件常见的是工EL。按所显 示的信息分类有字符、图形和图像三大类。10 . D/A转换是将数字信号转换为模拟信号;而A/D转换是将模拟信号转换 为数字信号。11 .要将一个数字显示在CRT上或用点阵打印机打印出来，通常必须先将其转换 成ASCII码，然后分别转换成光点代码或字符点阵代码。12 .微型计算机可以配置不同的显示系统，如CGA、EGA和VGA,它们反映了显示 设备的显示分辨率和颜色种类，其中VGA显示性能最好。13 .在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用内存，它们是 停止CPU访问内存、周期挪用 和DMA和CPU交替访问内存。三、问答题01. I/O的编址方式有几种？各有何特点？02.在小型机或微型机中，I/O与和主机交换信息有几种方式？各有何特点？哪 种方式CPU效率最高？03. DMA方式的主要特点是什么？ DMA接口电路中应设置哪些硬件？04. DMA方式中有没有中断请求？为什么？05. DMA方式中的中断请求和程序中断方式中的中断请求有何区别？06.在DMA方式中，CPU和DMA控制器分时使用主存有几种方法？简要说明之。23.以BCD码表示十进制数000999之间的每一组码，其末端包含一个奇校验位, 检测下面每一组码，其中第B组码有一个错误发生。A. 00B. 00C. 11D. 01.以BCD码表示十进制数000999之间的每一组码，其末端包含一个奇校验位, 检测下面每一组码，其中第C组码有两个错误发生。A. 00B.00C. 11D.01.设寄存器内容为，假设它等于-0,那么为CA.原码B.补码C.反码D.移码.假设X补=1.xiX2X6 ,其中无取0或1,假设要X>-4，应该满足C条件。A.xi为0,其他各位任意A.xi为1,其他各位任意C. X1必为1, X2X6中至少有一位为1二、填空题01.采用浮点表示时，假设尾数为规格化形式，那么浮点数的表示范围取决于 阶码 的 位数，精度取决于尾数的位数,数符确定浮点数的正负。02. 一个浮点数，当其尾数右移时，欲使其值不变，阶码必须增加。尾数右移1位, 阶码加1。03. 一个浮点数，阶码的大小确定了小数点的位置,当其尾数左移时，欲使其值 不变，必须使阶码减少。04.移码常用来表示浮点数的阶码局部,移码和补码除符号位不同外,其他各 位相同。05.设浮点数字长为24位，欲表示±6万间的十进制数，在保证数的最大精度条件 下，除阶符、数符各取1位外，阶码应取上位，尾数应取17位。按这样分配, 这24位浮点数的溢出条件是 阶码大于+31。06.16位长的浮点数，欲表示±3万间的十进制数，在保证数的最大精度条件