数字逻辑选择题(9页).doc

-一、填空题（30分，共8题，每空2分）1、数字电路只能处理（ 数字 ）信号,不能处理（ 模拟 ）信号。2、 (30.25) 10 = （ 11110.01 ） 2 = （ 1E.4 ） 16 。3、10111111对应的八进制数为（ 277 ）,十进制数为（ 191 ）。4、A/D转换器的功能是将模拟量转换成（ 数字量 ）,D/A转换器的功能是数字量轮换成（ 模拟量 ）。5、组合逻辑电的稳定输出信号取决于（ 输入信号 ）。6、 主从型JK触发器的特性方程 =（ ）。7、 三态门输出的三种状态分别为：（ 高电平、低电平、高阻态 ） 。8、PLD器件的基本结构包括（与门阵列、或门阵列 ）两分。二、单项选择题（30分，共10题，每题3分）1、下列几种TTL电路中，输出端可实现线与功能的电路是（ ）。 A、或非门 B、与非门 C、异或门 D、OC门 2、请判断以下哪个电路不是时序逻辑电路（ ）。 A、计数器 B、寄存器 C、译码器 D、触发器 3、下列几种A/D转换器中，转换速度最快的是（ ）。A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 D、双积分A/D转换器 4、已知逻辑函数 与其相等的函数为（D ）。    5、一个数据选择器的地址输入端有3个时，最多可以有（ ）个数据信号输出。 A、4 B、6 C、8 D、166、逻辑器件（ ）属于非用户定制电路。A逻辑门 BCD触发器7、半导体存储器（ ）的内容在掉电后不会丢失。A、ROM B、RAM C、EPROM D、E2 PROM8、EPROM是指( )。A、随机读写存储器 B、只读存储器 C、光可擦除电可编程只读存储器 D、电可擦可编程只读存储器9、补码1.1000的真值为( )。A、 +1.1000 B、 1.1000 C、 0.1000 D、 0.000110、八路数据选择器应有( )个选择控制端。A、 2 B、 3 C、 6 D、81.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（C ）图。         2.下列几种TTL电路中，输出端可实现线与功能的电路是（B ）。   A、或非门     B、与非门     C、异或门    D、OC门  3要将方波脉冲的周期扩展10倍，可采用（C ）。  A、 10级施密特触发器      B、10位二进制计数器  C、十进制计数器            D、10位D/A转换器  4.如图所示电路为由555定时器构成的（A ）。   A、施密特触发器      B、多谐振荡器     C、单稳态触发器     D、T触发器 5某电路的输入波形 uI 和输出波形 uO 如下图所示，则该电路为（ A）。  A、施密特触发器   B、反相器   C、单稳态触发器   D、JK触发器  6.对CMOS与非门电路，其多余输入端正确的处理方法是（ D）。 A、 通过大电阻接地（>1.5K）      B、悬空  C、通过小电阻接地（<1K）         D、通过电阻接VCC7、已知逻辑函数 C BCAABY +=与其相等的函数为（D ）。 8、一个数据选择器的地址输入端有3个时，最多可以有（C ）个数据信号输出。 A、4 B、6 C、8 D、16 9、请判断以下哪个电路不是时序逻辑电路（C ）。 A、计数器 B、寄存器 C、译码器 D、触发器 10、下列几种A/D转换器中，转换速度最快的是（ A）。 A、并行A/D转换器 B、计数型A/D转换器 C、逐次渐进型A/D转换器 D、双积分A/D转换器（   ）1OC门的输出端可并联使用。 （ × ）2当TTL门输出电流IOH=0.4mA, IOL=16mA,IIH=40A,IIL=1mA时N=16。 （  ）3N进制计数器可以实现N分频。 （ × ）4组合逻辑电路在任意时刻的输出不仅与该时刻的输入有关，还与电路原来的状态有关。 （  ）5单稳态触发器暂稳态维持时间的长短取决于外界触发脉冲的频率和幅度。 （ × ）6在逻辑电路中三极管即可工作在放大，饱和、截止状态。 （ ×）8寄存器、编码器、译存器、加法器都是组合电路逻辑部件。 （ ）9二进制数（101110）B转换成8421BCD码为（0100 0110）8421。 一 选择题1逻辑表达式Y=AB可以用 (  C) 实现。A.正或门   B.正非门      C.正与门       D.负或门 2在(A)的情况下，“或非”运算的结果是逻辑 1 。    A全部输入是0  B.全部输入是1  C.任 一 输入为0，其他输入为1    D.任 一 输入为1 3CMOS数字集成电路与TTL数字集成电路相比突出的优点是(A)。A. 微功耗   B. 高速度   C. 高抗干扰能力   D. 电源范围宽 4.在下列逻辑电路中，不是组合逻辑电路的有(D)。A. 译码器   B. 编码器   C. 全加器   D. 寄存器 5一块数据选择器有三个地址输入端，则它的数据输出端最多应有（  D     ）。A.3    B.6    C.7       D.8       6组合逻辑电路的特点是（  B ）。       A. 输出与以前输入有关        B. 输出只由当时输入决定     C. 输出与原来输出有关         D. 输出由当时和以前输入共同决定 7若在编码器中有90个编码对象，则要求输出二进制代码位数为(C)位。A.5     B.6    C.7       D.8   8数据选择器，某瞬间在选择变量作用下，从多路信号中选出（ C  ）。     A.2路  B.全部   C.1路       D. 4路 9八路数据分配器，其地址输入端有(C)个。A.1     B.2     C.3      D.4     E.8 10同步计数器和异步计数器比较，同步计数器的显著优点是(A)。A.工作速度高  B.触发器利用率高   C.电路简单   D.不受时钟CP控制 118 位移位寄存器，串行输入时经(D)个 脉冲后，8位数码全部移入寄存器中。A.1        B.2          C.4          D.8 12只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容(D)。A.全部改变    B.全部为0      C.不可预料      D.保持不变 13基本的逻辑运算是（  C  ）。A. 异或        B. 与非   C. 与、或、非           D. 或非 14格雷码的特点是位置相邻的数码中只有（  A）。A. 一位不同      B. 二位不同       C. 高位相同，其他全不同D. 各位全不同 16. 三极管可作为无触点开关用，当它处于截止状态时，相当于开关处于（  B  ）。A. 闭合状态       B. 断开状态   C. 时断时开            D. 先断后开 17. 要区分60个数符，至少需（  C  ）位二进制代码。     A.4        B5 C.6           D.7  19下列电路中属于组合逻辑电路的是（ B  ）。       A. 同步D触发器    B. 译码器    C. 寄存器           D. 计数器 20一个8选1数据选择器的数据输入端有(D)个。A.1   B.2      C.4     D.8 21同步时序电路和异步时序电路比较，其差异在于后者(B)。A.没有触发器          B.没有统一的时钟脉冲控制C.没有稳定状态        D.输出只与内部状态有关 22一位8421BCD码计数器至少需要(B)个触发器。A.3        B.4          C.5          D.10 23只读存储器ROM在运行时具有(A)功能。A.读/无写 B. 无读 /写    C.读/写      D. 无读 /无写 26四变量的卡诺图，每个小方格最多有（ C  ）相邻小方格。  A.2个           B.3个    C. 4个           D.5个27 .在下列逻辑电路中，不是组合逻辑电路的有(D)。A. 译码器       B. 编码器    C. 全加器      D. 计数器29四路数据分配器，其地址输入端有(B)个。A.1  B.2   C.3   D.4    E.8 30全加器有(B)个输出端。A.1     B.2       C.3      D.4 31下列逻辑电路中为时序逻辑电路的是(C)。A.译码器   B.加法器     C寄存器    D.数据选择器 32随机存取存储器具有(A)功能。A.读/写    B. 无读 /写    C.只读       D.只写33 A、0、和a的ASCII码分别是（A）A .  65 、48 和61H    B .  41 、30 和61 C . 41H 、30 和61     D .  41H 、30H 和61   二、判断题（在括号中划或×，然后填入下表与号对应的框中，否则不计分）1集电极开路门有高电平、低电平、高阻等状态。(x)2若两个函数具有不同的真值表，则两个逻辑函数必然不相等。 （   ）3一般TTL 门电路的输出端可以直接相连，实现线与 。 （  x  ）4组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。 （ x  ）5同步时序电路具有统一的时钟 CP 控制。 （    ）6计数器的模是指构成计数器的触发器的个数。（ x  ）7三态门的三种状态分别为：高电平、低电平、不高不低的电压。 （  x  ）8若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。 （  x  ）9CMOS OD 门（漏极开路门）的输出端可以直接相连，实现线与 。（   ）10用数据选择器可实现时序逻辑电路。 （ x  ）11编码与译码是互逆的过程。 （   ）12时序电路不含有记忆功能的器件。 （ x  ）13计数器的核心元件是触发器。（   ）14若两个函数具有相同的真值表，则两个逻辑函数必然相等。 （    ）15TTL OC门（集电极开路门）的输出端可以直接相连，实现线与。 （   ）16共阴接法的七段显示器，要用有效输出为高电平的显示译码器来驱动。 （   ）17二进制译码器相当于是一个最小项发生器，可以用其实现组合逻辑电路。 （   ）18异步时序电路的各级触发器类型不同。（ x   ）19同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。 （ x  ）20TTL电路可直接驱动CMOS电路。（x）21. CMOS电路可直接驱动TTL电路。 （   ）22 一个真值表可能对应多个逻辑函数表达式 ()23门电路多余输入端的处理方法是:与门的多余端上拉到电源或多并接；或门的多余端接地 ()1. 5异步时序电路的各级触发器类型不同。 ( X ).2. 触发器是能够存储1位二值信号的基本单元电路。（ ） ( ).3. BCD码是用4位二进制数码来表示1位十进制数码的二-十进制编码。（ ） ( ).4. 已知X+Y=X+Z，则Y=Z。（X ） ( ).5. 三态门是指门电路有三种输入状态。 ( X ).6. 60数据选择器为时序逻辑电路。 ( X ).7. 异步加法计数器应将低位的Q端与高位的CP端相连接。 ( X ).8. 一个n变量的函数，含有2n个最小项。（ ） ( ).9. 8421码、5421码、2421码都是有权的二-十进制编码。 ( ).10. 组合逻辑电路在每一个时刻的输出只与该时刻的输入有关，具有即时性。（ ） ( ).11. 格雷码具有任何相邻码只有一位码元不同的特性。 ( ).12. 有源推拉式输出的门电路输出端可以并联。 ( X ).13. TTL或非门多余端的处理方法是接低电平或接地。 ( ).14. 对于LSTTL与非门电路，输入端接510的小电阻接地相当于接低电平。 ( ).15. 数据选择器是一个单输入、多输出的组合逻辑电路。（X ） ( )-第 9 页-