数字电子技术题库及答案汇总(25页).doc
-数字电子技术题库及答案汇总-第 24 页数字电子技术习题库一、单项选择题（本大题共15小题，每小题2分，共30分）（在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。）1. 函数F()的最小项表达式为( ) 。AF()=m（0，2，4） B. ()=m（3，5，6，7）CF()=m（0，2，3，4） D. F()=m（2，4，6，7）28线3线优先编码器的输入为I0I7 ，当优先级别最高的I7有效时，其输出的值是（ ）。A111 B. 010 C. 000 D. 1013十六路数据选择器的地址输入（选择控制）端有（ ）个。 A16 B.2 C.4 D.84. 有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲作用下，四位数据的移位过程是（ ）。 A. 110000000 B. 100010000 C. 111101111 D. 1100001115已知74138译码器的输入三个使能端（E1=1， E2A = E20）时，地址码A2A1A0=011，则输出 Y7 Y0是( ) 。 A. 11111101 B. 10111111 C. 11110111 D. 111111116. 一只四输入端或非门，使其输出为1的输入变量取值组合有( )种。A15 B8 C7 D17. 随机存取存储器具有( )功能。A.读/写 B.无读/写 C.只读 D.只写8N个触发器可以构成最大计数长度（进制数）为( )的计数器。000001010011100101110111 B.2N 2 D.2N9某计数器的状态转换图如下，其计数的容量为( )A 八 B. 五 C. 四 D. 三10已知某触发的特性表如下（A、B为触发器的输入）其输出信号的逻辑表达式为( )。AB1说明00保持010置0101置111翻转A 1 A B. C. D. 1 B11 有一个4位的转换器，设它的满刻度输出电压为10V，当输入数字量为1101时，输出电压为（ ）。A 8.125V B.4V C. 6.25V D.9.375V12函数，使1的输入组合为( )A000 B010 C101 D11013已知某电路的真值表如下，该电路的逻辑表达式为( )。A B. C DABCYABCY0000100000111011010011010111111114四个触发器组成的环行计数器最多有( )个有效状态。 A.4 B. 6 C. 8 D. 16二、填空题（每空1分，共20分）1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421码时，它相当于十进制数（ ）。2.三态门电路的输出有高电平、低电平和（ ）3种状态。3与非门多余的输入端应接（ ）。 4集成触发器正常工作时，其和端应接（ ）电平。5. 已知某函数，该函数的反函数=（ ）。 6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。7. 典型的与非门电路使用的电路为电源电压为（ ）V，其输出高电平为（ ）V，输出低电平为（ ）V， 电路的电源电压为（ ） V 。874138是3线8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出 应为（ ）。9将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的。该有（ ）根地址线，有（ ）根数据读出线。10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。11. 下图所示电路中， Y1ABY1Y2Y3（ ）；Y2 （ ）；Y3 （ ）。12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。13驱动共阳极七段数码管的译码器的输出电平为（ ）有效。三、判断说明题（本大题共2小题，每小题5分，共10分）（判断下列各题正误，正确的在题后括号内打“”，错误的打“×”。）1、逻辑变量的取值，比大。（ ）2、转换器的位数越多，能够分辨的最小输出电压变化量就越小（ ）。 3八路数据分配器的地址输入（选择控制）端有8个。（ ）4、因为逻辑表达式成立，所以0成立。（ ）5、利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态只是短暂的过渡状态，不能稳定而是立刻变为0状态。（ ）6在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（ ）7.约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作1，也可当作 0。（ ）8时序电路不含有记忆功能的器件。（ ）9计数器除了能对输入脉冲进行计数，还能作为分频器用。（ ）10优先编码器只对同时输入的信号中的优先级别最高的一个信号编码. （ ）四、综合题（共30分）1对下列Z函数要求：（1）列出真值表；（2）用卡诺图化简；（3）画出化简后的逻辑图。（8分）0（）真值表 （2分） (2)卡诺图化简（2分） (3) 表达式（2分） 逻辑图（2分）2试用3线8线译码器74138和门电路实现下列函数。（8分） Z（A、B、C） Y7Y5Y6Y4Y3Y2Y1Y0A0A1A274138 374161是同步4位二进制加法计数器，其逻辑功能表如下，试分析下列电路是几进制计数器，并画出其状态图。（8分）74161逻辑功能表Q3 Q2 Q1 Q00111 D3 D2 D1 D0Q3 Q2 Q1 Q074161&“1”“1”“1”1×0111××0×1×××01× ×× 0 0 0 0D3 D2 D1 D0Q3 Q2 Q1 Q0Q3 Q2 Q1 Q0 加法计数4触发器电路如下图所示，试根据及输入波形画出输出端Q1 、Q2 的波形。设各触发器的初始状态均为“0”（6分）。AQ1Q2参考答案二、填空题（每空1分，共20分）1. 147 ， 93 2. 高阻 3 高电平或悬空 4 高 5. = 6. 7 7. 5 ， 3.6 ，0.35 ， 318 8 10111111 9 11 ，16 10. 100 11. Y1A B； Y2A B + A B；Y3A B13. 5 14低 一、选择题（共30分，每题2分）123456789101112131415ACCACAADBCADCDB三、判断题（每题2分，共20分）12345678910××××四、综合题（共30分，每题10分）1解：（）真值表 （2分） (2)卡诺图化简（2分） A B C10A01001011××1111 Z 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 × 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 ×( 3 ) 表达式（2分， ( 4 ) 逻辑图（2分）=11ZCBA 02 解：Z（A、B、C）()（）Y7Y5Y6Y4Y3Y2Y1Y0A0A1A274138CBA“1”&Z= m 1+ m 3+ m 6+ m 7= （4分）（4分） D3 D2 D1 D0Q3 Q2 Q1 Q074161&“1”“1”“1”3解：1当74161从0000开始顺序计数到1010时，与非门输出“0”，清零信号到来，异步清零。（2分）2该电路构成同步十进制加法计数器。（2分）00000001100110001010001101110010010101100100876542319103状态图（4分）AQ1Q24Q1、Q2的波形各3分。一.填空题(每小题2分，共20分)1传输门的静态功耗非常小，当输入信号的频率增加时，其功耗将。2. 写出四种逻辑函数的表示方法：3.逻辑电路中,高电平用1表示,低电平用0表示,则称为逻辑;4. 把触发器改成T触发器的方法是。5. 组合逻辑电路是指电路的输出仅由当前的决定。6. 5个地址输入端译码器，其译码输出信号最多应有个。7. 输入信号的同时跳变引起输出端产生尖峰脉冲的现象叫做。8一片有10根地址线，8根数据输出线，共有个存储单元。9N个触发器组成的计数器最多可以组成进制的计数器。8. 基本触发器的约束条件是。 二. 单项选择题：（在每小题的备选答案中选出一个正确的答案，并将正确答案的字母填入下表中对应的格子里。每小题2分，共20分。）题号 1 2 3 4 5 6 7 8 910答案 1十进制数128的8421码是（ ）。A.10000000 B. 0 C.100000000 D.100101000 2.已知函数F的卡诺图如图1-1, 试求其最简与或表达式3. 已知函数的反演式为，其原函数为（ ）。A B C D4对于数字集成电路来说，下列说法那个是错误的：（A） 电源电压极性不得接反，其额定值为5V；（B） 不使用的输入端接1；（C） 输入端可串接电阻，但电阻值不应太大；（D） 门输出端可以并接。5欲将正弦信号转换成与之频率相同的脉冲信号，应用 ，触发器 B.施密特触发器 转换器 D.移位寄存器6下列转换器中转换速度最快的是（ ）。A.并联比较型 B.双积分型 C.计数型 D.逐次渐近型7. 一个含有32768个存储单元的，有8个数据输出端，其地址输入端有（）个。A. 10 B. 11 C. 12 D. 88. 如图1-2，在门组成的电路中，与非门的输入电流为120A。G1输出低电平时输出电流的最大值为()=10，输出高电平时最大输出电流为()=0.4 。门G1的扇出系数是（ ）。A. 1 B. 4 C. 5 D. 109.十数制数2006.375转换为二进制数是：A. 11111010110.011 B. 1101011111.11 C. 11111010110.11 D. 1101011111.01110. 或非门多余输入端的处理是:A. 悬空 B. 接高电平 C. 接低电平 D.接”1”三电路分析题（36分） 1.图3-1(a)所示电路, 移位寄存器原来的数据是，数据从顺序输入到移位寄存器,试问:(1) 在图3-1(b)所示输入波形作用下,在T1到T2期间,输出端X、Y的波形?(2) 该电路的逻辑功能?（12分） 2. 图3-2为两个时钟发生器,图中R1=510, R2=10K0.1。（12分）（1） 写出触发器的状态方程及输出V1、V2的表达式；（2） 画出555定时器的输出以及V1、V2的波形；（3） 计算V1的周期和脉冲宽度.555定时器功能表4脚6脚2脚3脚7脚 0 × ×0导通 1>2/3>1/30导通 1<2/3>1/3不变不变 1<2/3<1/31截止 1>2/3<1/31截止 3双积分转换器如图3-3所示,试回答以下问题: （12分）(1)若被测电压的最大值为2V, 要求分辩率小于0.1, 问二进制计数器是多少位的?(2)若时钟脉冲频率为200, 则对进行采样的时间T1为多长?(3)若时钟脉冲频率为200, , 已知,输出电压的最大值为5V, 积分时间常数是多少? 四电路设计题(24分)1） 试用一片双4选1的数据选择器74153和必要的门电路，设计下面逻辑函数，并在器件图上画出相应的电路图。（10分）双4选1的数据选择器74153器件的器件图和功能表输入输出（） （）0 （0）0 0 （）0 （0）0 1 （） 0 （0）1 0 （） 0 （0）1 1 （） 1 （1）X X0 （0）2. 试用触发器和门电路设计一个十三进制的计数器, 并检查设计的电路能否自启动。(14分)<<数字电子技术>>试卷(2007.1)A(答案)一.填空题(每小题2分，共20分)1传输门的静态功耗非常小，当输入信号的频率增加时，其功耗将增大。2.逻辑函数的四种表示方法是真值表、逻辑电路图、逻辑函数式、卡诺图。3.逻辑电路中,高电平用1表示,低电平用0表示,则称为正逻辑;4. 把触发器改成T触发器的方法是。5. 组合逻辑电路是指电路的输出仅由当前的输入决定。6. 5变量输入译码器，其译码输出信号最多应有32个。7. 输入信号的同时跳变引起输出端产生尖峰脉冲的现象叫做竞争冒险现象。8一片有10根地址线，8根数据输出线，共有8192个存储单元。9N个触发器组成的计数器最多可以组成2n进制的计数器。8. 基本触发器的约束条件是0。 二. 单项选择题：（在每小题的备选答案中选出一个正确的答案，并将正确答案的字母填入下表中对应的格子里。每小题2分，共20分。）题号 1 2 3 4 5 6 7 8 910答案BCBBBACDAC三电路分析题（36分） 1.图3-1(a)所示电路, 移位寄存器原来的数据是，数据从顺序输入到移位寄存器,试问:在图3-1(b)所示输入波形作用下,在T1到T2期间,输出端X、Y的波形? （12分）(1) 2. 图3-2为两个时钟发生器,图中R1=510, R2=10K0.1。（12分）（1） 写出触发器的状态方程及输出V1、V2的方程；（2） 画出555定时器的输出以及V1、V2的波形；（3） 计算V1的周期和脉冲宽度.（1）（2）（3）3双积分转换器如图3-3所示,试回答以下问题: （12分）(1)若被测电压的最大值为2V, 要求可分辩的电压小于0.1, 问二进制计数器是多少位的?(2)若时钟脉冲频率为200, 则对进行采样的时间T1为多长?(3)若时钟脉冲频率为200, , 已知,输出电压的最大值为5V, 积分时间常数是多少?(1)，所以(2)(3), 所以四电路设计题(24分)1） 试用一片双4选1的数据选择器74153和必要的门电路，设计下面逻辑函数，并在器件图上画出相应的电路图。（10分）双4选1的数据选择器74153器件的器件图和功能表输入输出（） （）0 （0）0 0 （）0 （0）0 1 （） 0 （0）1 0 （） 0 （0）1 1 （） 1 （1）X X0 （0）令. 则2. 试用触发器和门电路设计一个十三进制的计数器, 并检查设计的电路能否自启动。(14分)解：根据题意，得状态转换图如下：所以：能自启动。因为：评分标准2007.1（本科）一.单项选择题： 每小题2分，共20分。二.填空题: 每小题2分，共20分。三电路分析题1共12分，其中写出触发器的激励方程或输出X、Y的逻辑式 3分画对Q2Q1Q0的波形 3分画对两个触发器的输入端D的波形 3分画对输出X、Y的波形 3分四 设计题1共10分，其中写出Y的最小项之和的标准形式 3分把4选一的选择器扩展成8选一的选择器 2分正确确定A3A2A1以及D0D1D2D3D4D5D6D7 3分画出逻辑图 2分 2共14分，其中状态转换图 3分卡诺图化简，得状态方程 3分求激励方程 3分画出逻辑图 3分自启动分析 2分数字电子技术模拟试题一、单项选择题（每个3分，共15分）1、图1的国标逻辑符号中 （11） 是异或门。 图1 2、下列逻辑函数表达式中可能存在竞争冒险的是 （12） 。A B C D 3、下面逻辑式中，不正确的是_ （13）。A.B. C. D. 4、时序逻辑电路中必须有（14）。A. 输入逻辑变量 B. 时钟信号 C. 计数器 D. 编码器5、有S1，S2两个状态，条件 （15） 可以确定S1和S2不等价。A. 输出相同B. 输出不同 C. 次态相同 D. 次态不同二、填空题（每题2分，共20分）1、十六进制数97，对应的十进制数为 （1） 。2、“至少有一个输入为0时，输出为 （2） ”描述的是与运算的规则。3、 （3） 变量逻辑函数有16个最小项。4、基本逻辑运算有: （4） 、 （5） 和 （6） 运算。5、两二进制数相加时，不考虑低位的进位信号是 （7） 加器。6、器件输入脚悬空相当于输入 （8） 电平。7、的三组信号线包括： （9） 线、地址线和控制线。8、采用四位比较器对两个四位数比较时，先比较 （10） 位。三、简答题（共10分）1、证明：（4分）2、某逻辑函数的真值表如表1所示，画出卡诺图。（6分） 表1 某逻辑函数的真值表ABCF000000110101011X100X10101101111X四、分析题（20分）Z图2分析图2所示电路的逻辑功能。1）列出其时钟方程：（2分） 1 ；0 。2）列出其驱动方程：（4分）J1 ；K1 ；J0 ；K0 。3）列出其输出方程：（1分） Z 4）求次态方程：（4分） ； 5）作状态表及状态图（9分）五、波形题（10分）已知输入信号X，Y，Z的波形如图3所示，试画出的波形。图3 波形图六、设计题（25分）1、设计一电路，译出对应0110、1010态的两个信号,作逻辑图。（10分）2、用74151实现已知74151的功能表如表2所示，逻辑符号如图4所示。（15分） 表2 74151的功能表A2A1A0Y1XXX00000D00001D10010D20011D30100D40101D50110D60111D7图4 74151的逻辑符号 模拟卷答案一、选择题（每个3分，共15分）11、B 12、C 13、A 14、B 15、B二、填空题（每个2分，共20分）1、151 2、0 3、4 4、与 5、或 6、非 7、半 8、高 9、数据 10、最高 （注：46答案顺序可交换）三、简答题（共10分）1、（4分）2、 结构2分，填图4分四、分析题（共20分）1、1 0 （每个1分，共2分）2、J10 K1=1 J0= K0= （每个1分，共4分）3、1Q0 （1分）4、 （每个2分，共4分）5、略五、波形题（10分）六、设计题（25分）1、2、密 封 线姓名班级学号一、 （11%）（1）、（110.101）2=（ ）10，（12.7）10=（ ）2（2）、构成组合逻辑电路的基本逻辑单元电路是（ ），构成时序逻辑电路的基本逻辑单元电路是（ ）。（3）、反相器的电压传输特性曲线中，转折区中点对应的输入电压称为（ ）电压。（4）、当七段显示译码器的输出为高电平有效时，应选用共（ ）极数码管。（5）、触发器异步输入端为低电平有效时，如果异步输入端1，0，则触发器直接置成（ ）状态。（6）、数字电路中，常用的脉冲波形产生电路是（ ）器。（7）、和转换器的转换精度指标，可采用（ ）和（ ）两个参数描述。（8）几个集电极开路与非门（门）输出端直接相连，配加负载电阻后实现（ ）功能。二、（15%）1、 将逻辑函数化为最小项之和的形式2、用公式法化简逻辑函数 Y1 Y2= 3、用卡诺图化简逻辑函数Y1 Y2（）=（m0124） 约束条件：m3567 =0三、（15%）1、试说明能否将与非门、或非门、异或门分别当作反相器来使用？如果可以，各个门电路的输入端该如何连接？（利用两个输入一个输出的逻辑符号图分别表示出各门电路作为反相器使用时对应输入端的接法）2、 4位输入的倒T型电阻网络转换器，8V，在 的条件下，输入数字量d3d2d1d0=1010时，输出电压U0的数值是多少？ 四、（20%）1、分析右图电路，写出函数S和C的表达式并化简，通过真值表说明电路完成什么逻辑功能？2、举重比赛中有A、B、C三名裁判，A为主裁，当两名或两名以上裁判（必须包括A在内）认为运动员上举杠铃合格，才能认为成功。（1） 要求列真值表用与非门电路设计该逻辑电路。（2） 用74138芯片（符号图如右）配合适当的门电路设计该逻辑电路五、（12%）1、 触发器根据逻辑功能可分哪些类型？触发器的逻辑功能和电路结构形式之间关系如何？2、根据、J、K的波形画出Q端波形，假设初态为零3、分析图(a)电路，并根据图(b)给出的波形画出Q端波形图。假设初态为零。六、（27%）1、分析时序电路，要求通过分析列出时钟方程、驱动方程、状态方程、状态表并画出状态转移图，验证是否具备自启动特性。设Q2Q1Q0的初态为001。Q0 Q1 Q22、 据74290（异步二-五-十进制加法计数器）的功能，利用反馈归零法将其555Q0 Q1 Q2 Q30 1 S9（1）S9（2）R0（1）R0（2）74290转换为8421码九进制加法计数器。（在芯片符号图上连线完成）3、 上图555块组成的是什么电路？ 具备什么功能？4、 利用芯片74161（四位同步二进制计数器）和74151（八选一数据选择器）设计一个序列信号发生器，要求在一系列脉冲的作用下，能够周期性地输出“00010111”的序列信号。（芯片符号如图示）通过分析完成连线图。
